Renesas利用新的低成本45納米及以上工藝改進晶體管性能

    瑞薩科技宣布開發出一種具有45 nm（納米）及以上工藝的微處理器和SoC（系統級芯片）器件低成本制造能力的超高性能晶體管技術。新技術利用瑞薩開發的專有混合結構——公司在2006年12月以前發布的一種先進技術——改善了CMIS晶體管的性能。瑞薩科技在2007年6月12日于日本京都舉行的2007年超大規模集成電路技術專題研討會（2007 Symposium on VLSI Technology）上闡述了這一新的、增強的混合結構，并演示了測試數據。

　　像以前的技術一樣，新的半導體制造技術有一個采用氮化鈦（TiN）金屬柵極的P型晶體管，以及一個采用傳統多晶硅柵極的N型晶體管。不過，新的P型晶體管采用兩層柵極結構，而不是單層柵極，以更有效地控制門限電壓*2。而且，新型混合結構利用應變硅制造技術來提升驅動電流能力。與以前的瑞薩混合結構相比，這些創新產品的性能大約提高了20%。重要的是，新型結構可以實現低成本制造，因為它不需要對目前的制造工藝進行重大改變。

　　一個包含40 nm柵極長度晶體管的實驗芯片已經制造完成。對這個芯片的測試數據證實了其全球頂級水平的驅動性能：在1.2 V電源電壓  
條件下，N型晶體管為1,068μA/μm，P型晶體管為555μA/μm。

　　降低門限電壓同時增加驅動電流能力

　　新開發的芯片制造技術的第一個元件是新型P型晶體管柵極結構，它包括兩層氮化鈦層。高介電系數層分別是CVD-TiN層和PVD-TiN層，多晶硅根據這個順序堆積在一個硅襯底上。PVD-TiN層要比CVD-TiN層致密，因此可以抑制硅從多晶硅電極擴散進入CVD-TiN層，從而防止增加門限電壓的特性變化。更重要的是，實際上兩個TiN層可降低晶體管的門限電壓大約100 mV，達到滿足低漏電器件的水平。

　　新開發技術的其他應用是已經在先進半導體器件中廣泛采用的應變硅技術。該技術可以用于瑞薩混合結構，因為真正結構的CMIS晶體管制造工藝非常類似于傳統的CMOS工藝晶體管。這種應變硅技術可改善雙向驅動性能。它可以使通道部分變形，通過電流形成一條路徑。它還可以擴展或縮小硅晶格間距，使電子和空穴更容易移動。