信號在PCB走線中傳輸時延
加入技術交流群
從上面的仿真測試可以看出，不同繞線方式對信號時延影響還是比較大的，為了減小由于繞線帶來的時延的影響，可以考慮以下幾點：
本文引用地址：http://www.104case.com/article/275997.htm1，在PCB設計時候盡量減少不必要的繞線，比如串行信號差分對和差分對之間沒有必要做等長。
2，增大繞線間間距，盡量滿足單根繞線間距大于5H(H為線到最近參考面的距離)，差分繞線大于3H(H為線到最近參考面的距離)。
3，減小繞線間平行走線長度。
4.小結
在PCB設計時候要將等長的設計觀念逐步向等時設計轉變，在對時序或者等長要求高的設計尤其需要注意串擾，繞線方式，不同層走線，過孔時延等方面對時序的影響。豐富的SI(信號完整性)知識和正確的仿真方法可以幫助設計去評估PCB板上的傳輸時延，從而提高設計的質量。
模擬信號相關文章:什么是模擬信號
鎖相環相關文章:鎖相環原理
評論