基于DDS技術(shù)的波形發(fā)生器設(shè)計(jì)與仿真

　　(5)波形存儲(chǔ)器設(shè)計(jì)

　　波形數(shù)據(jù)ROM就是存放波形數(shù)據(jù)的存儲(chǔ)器，大多波形發(fā)生器產(chǎn)品都將波形數(shù)據(jù)存放在外部的ROM中，這樣使得各部分結(jié)構(gòu)清晰，測試、維護(hù)更加方便但由于ROM本身讀取速度慢的缺點(diǎn)，使得整個(gè)系統(tǒng)性能下降，工作頻率下降，為了解決以上問題，本設(shè)計(jì)使用的是用FPGA設(shè)計(jì)出ROM,在FPGA中存放波形數(shù)據(jù)，使用Quartus II9.0中的Mega Wizard Plug-In Manager來生成一個(gè)ROM,如圖6所示。

　　Mega Wizard Plug-In Manager的設(shè)置，根據(jù)設(shè)計(jì)的要求，經(jīng)過七步的設(shè)置，就可以生成一個(gè)ROM的IP核。當(dāng)在波形ROM中固化所需波形的一個(gè)周期的幅度值后，由地址發(fā)生器產(chǎn)生的地址對(duì)波形ROM尋址，依次可取出送至D/A轉(zhuǎn)換及濾波后即可得到所需的模擬波形輸出。計(jì)算波形數(shù)據(jù)可以有兩種方法：C語言與matlab計(jì)算。

　　3.仿真實(shí)驗(yàn)結(jié)果

　　按照第2節(jié)的系統(tǒng)設(shè)計(jì)，設(shè)計(jì)程序下載到FPGA芯片，使用QuartusII軟件自帶SignalTapII嵌入式邏輯分析進(jìn)行仿真，觀察信號(hào)波形圖，正弦波如圖7,三角波如圖8,方波如圖9,鋸齒波如圖10.

　　4.總結(jié)

　　經(jīng)實(shí)驗(yàn)結(jié)果表明，通過DDS技術(shù)合成的波形具有良好的穩(wěn)定性，易于控制和調(diào)節(jié)，利用FPGA能在很短時(shí)間內(nèi)快速構(gòu)建任意波形，提高了設(shè)計(jì)效率，具有實(shí)際應(yīng)用價(jià)值。