數(shù)字電路中的競(jìng)爭(zhēng)與冒險(xiǎn)

　　在了解競(jìng)爭(zhēng)與冒險(xiǎn)之前，先從一個(gè)很簡(jiǎn)單的電路入手。

　　上面這個(gè)電路中，整個(gè)電路由非門G1和與門G2構(gòu)成，輸入輸出之間不存在任何形式的反饋，亦不存在存儲(chǔ)電路，所以這個(gè)電路是個(gè)組合邏輯電路。

　　輸入信號(hào)為A，輸出信號(hào)為L(zhǎng)，G1門的輸出為 。

　　每個(gè)門電路從輸入激勵(lì)出現(xiàn)到輸出響應(yīng)，會(huì)有一定的時(shí)間延遲，這個(gè)時(shí)間通常叫做門電路的開關(guān)延遲時(shí)間。

　　制造工藝、門的種類甚至制造時(shí)微小的工藝偏差，都會(huì)引起這個(gè)開關(guān)延遲時(shí)間的變化，是一個(gè)非常隨機(jī)離散的常量，這里只需要知道有這么個(gè)時(shí)間差存在。

　　OK，回到電路中來，了解數(shù)字電路的朋友應(yīng)該很快會(huì)得到輸出的表達(dá)式： ，按照這個(gè)表達(dá)式，L應(yīng)該輸出一個(gè)恒定的低電平或者說邏輯“0”才對(duì)。

　　可是實(shí)際情況真的是這樣嗎?

　　如果考慮上面提到的門電路延遲時(shí)間，可以發(fā)現(xiàn)，一切都變了，如下圖：

　　信號(hào)A通過G1門，由于G1門的延遲時(shí)間的存在，會(huì)導(dǎo)致G1門的輸出 會(huì)落后于A一個(gè)極微小的時(shí)間到達(dá)G2門的輸出端，這樣就導(dǎo)致A和 的信號(hào)波形之間有一個(gè)極小的“錯(cuò)位”，正是由于這個(gè)“錯(cuò)位”的存在，使得輸出L在“錯(cuò)位”的瞬間輸出了理論上本不應(yīng)該出現(xiàn)的高電平(邏輯“1”)，如圖中虛線對(duì)應(yīng)的紅色電平區(qū)域。這種窄脈沖或者叫毛刺的出現(xiàn)，會(huì)對(duì)后級(jí)邏輯電路產(chǎn)生不可預(yù)計(jì)的影響，特別是在一些高速的數(shù)字電路中。

　　從上面的分析，不難得出結(jié)論，如果門電路的多個(gè)輸入信號(hào)到達(dá)輸入端的時(shí)間不同，就有可能引起輸出邏輯的錯(cuò)亂。

　　為什么會(huì)到達(dá)時(shí)間不同呢?不外乎就是，不同信號(hào)通過的路徑不同，相同工藝制造條件下，輸入信號(hào)傳輸?shù)街付ㄝ斎攵说膫鬏斅窂缴系拈T電路越多，需要消耗的時(shí)間也就越多，如果每個(gè)信號(hào)的路徑差異都比較大，到達(dá)指定輸入端的信號(hào)就會(huì)有先后，輸出就有可能出現(xiàn)邏輯錯(cuò)誤。當(dāng)然，一些PCB走線的寄生效應(yīng)也會(huì)引起這種現(xiàn)象，這里不討論。

　　OK，把上面的思考?xì)w納一下。

　　在數(shù)字電路中，信號(hào)由于經(jīng)由不同路徑傳輸達(dá)到某一匯合點(diǎn)的時(shí)間有先有后的現(xiàn)象，就稱之為競(jìng)爭(zhēng)，英文名Race;由于競(jìng)爭(zhēng)現(xiàn)象所引起的電路輸出發(fā)生瞬間錯(cuò)誤的現(xiàn)象，就稱之為冒險(xiǎn)，英文名Hazard或者Risk。英文名字還是相對(duì)比較好理解，想象一下，兩個(gè)成績(jī)完全一樣的跨欄運(yùn)動(dòng)員(racer)，同時(shí)跑110米欄，一個(gè)跑11個(gè)欄，一個(gè)跑20個(gè)欄，最后肯定不會(huì)同時(shí)到達(dá)終點(diǎn);而Hazard或者Risk，則指未來可能存在的危機(jī)和風(fēng)險(xiǎn)。不得不感慨，有些東西，還是看鳥文比較好理解。

　　但是需要注意的是，競(jìng)爭(zhēng)和冒險(xiǎn)之間的關(guān)系。有競(jìng)爭(zhēng)不一定有冒險(xiǎn)，但出現(xiàn)了冒險(xiǎn)就一定存在競(jìng)爭(zhēng)。如果信號(hào)的傳輸途徑不同,或各信號(hào)延時(shí)時(shí)間的差異，信號(hào)變化的互補(bǔ)性等原因都很容易產(chǎn)生冒險(xiǎn)現(xiàn)象。

　　該如何規(guī)避這種競(jìng)爭(zhēng)與冒險(xiǎn)所帶來的電路設(shè)計(jì)失敗風(fēng)險(xiǎn)呢?下次再聊。