科學家嘗試以熱電納米線為芯片降溫

　　當摩爾定律(Moore's Law)被提出時，沒有人會想到晶片在速度達到了5GHz可能會開始熔化的問題，因此產業界并非不斷開發速度越來越快的晶片，而是開始打造多核心晶片──這充其量只是一種應急的解決方案。

　　現在美國桑迪亞國家實驗室(Sandia National Labs)的研究人員發現了一種室溫電鑄(electroforming)技術，能從源頭解決晶片發熱的問題;該種制程使用銻鹽(antimony salts)以及鉍-銻(Bi-Sb)合金來控制晶向(crystal orientation)與晶體大小，單一制程的均勻度可望讓未來的CMOS晶片繼續提升速度。

　　制程產生的奈米線直徑約70~75奈米，長度數微米;從一開始的奈米級多晶體結構，演變為2~5微米尺寸的單晶體。主導技術開發的桑迪亞國家實驗室材料專家Graham Yelton表示，他設想了幾個在制造過程中將其熱電奈米線嵌入晶片的方法：“其中一個是從背面。”

　　Yelton與桑迪亞實驗室同事所開發的熱電奈米線還有很多其他用途，例如用來包裹汽車的排氣管──但是在他們心目中的最佳應用之一是用以冷卻半導體晶片，而且美國能源部(Department of Energy)也為此提供了贊助金。

?

　　raham Yelton與桑迪亞實驗室研究同仁開發了一種單電鑄技術，能強化晶片的散熱

　　除了從晶片背面散熱──這是相對較簡單的方法，因為通常晶片背面沒有電路──Yelton也設定目標，希望能從晶片頂部的連結點汲取熱量，而那也是晶片大部分的發熱源：“低電阻與頂部的觸點，是我們的熱電奈米線要邁向商用化之前，下一個要克服的障礙。”

　　晶片頂部的螺紋熱電奈米線最厚的部分，會發展成絕佳的散熱觸點，而且不會干擾電氣功能;遺憾的是，桑迪亞實驗室的這項研究所費不貲，而且需要使用到大量超級電腦模擬，以及進行反覆實驗找出材料與裝配方法的最佳組合。

　　“我們需要資金來進行這項工作，下一步是開發頂部觸點;之后的里程碑則是在關鍵應用領域裝配該陣列。”雖然已經取得一些進展，但Yelton表示熱電材料開發仍在起步階段，而且會在其特性更進一步被了解之后取得更大幅度的性能提升。還需要了解的包括將數以百萬計的奈米線均勻并排，統一晶體尺寸以提升效率，與更精確的晶向以提升能量流。