石墨烯互連旨在為摩爾定律賦予新生命

半導體行業長期以來的當務之急 — 摩爾定律 — 該定律規定芯片上的晶體管密度應大約每兩年翻一番 — 變得越來越難以維持。縮小晶體管的能力以及它們之間的互連正在遇到一些基本的物理限制。特別是，當銅互連按比例縮小時，它們的電阻率會飆升，這會降低它們可以攜帶的信息量并增加它們的能量消耗。

該行業一直在尋找替代互連材料，以將摩爾定律的進程延長一段時間。石墨烯在許多方面都是一個非常有吸引力的選擇：薄薄的碳材料具有出色的導電性和導熱性，并且比金剛石更堅固。

然而，研究人員一直在努力將石墨烯納入主流計算應用，主要有兩個原因。首先，沉積石墨烯需要高溫，這與傳統的 CMOS 制造不兼容。其次，未摻雜的宏觀石墨烯片的電荷載流子密度相對較低。

現在，總部位于加利福尼亞州米爾皮塔斯的初創公司 Destination 2D 聲稱已經解決了這兩個問題。Destination 2D 的團隊展示了一種在 300 °C 下將石墨烯互連沉積到芯片上的技術，這種技術仍然足夠涼爽，可以通過傳統的 CMOS 技術來完成。據 Destination 2D 的聯合創始人兼首席技術官 Kaustav Banerjee 稱，他們還開發了一種摻雜石墨烯片的方法，該方法的電流密度是銅的 100 倍。

“人們一直在嘗試將石墨烯用于各種應用，但在主流微電子領域，本質上是 CMOS 技術，到目前為止，人們還無法使用它，”Banerjee 說。

Destination 2D 并不是唯一一家追求石墨烯互連的公司。臺積電和三星也在努力使這項技術得到普及。然而，Banerjee 聲稱，Destination 2D 是唯一一家直接在晶體管芯片頂部展示石墨烯沉積的公司，而不是單獨生長互連并在事后將它們連接到芯片上。

低溫沉積石墨烯

石墨烯于 2004 年首次被分離出來，當時研究人員用膠帶將石墨烯片從石墨塊上拉下來分離。這種材料被認為非常有前途，以至于這一壯舉在 2010 年獲得了諾貝爾獎。（諾貝爾獎共同獲得者 Konstantin Novoselov 現在是 Destination 2D 的首席科學家）。

Startup Destination 2D 開發了一種兼容 CMOS 的工具，能夠在晶圓級沉積石墨烯互連。目標 2D

然而，使用膠帶小心地從筆尖上撕下石墨烯并不完全是一種可擴展的生產方法。為了可靠地創建石墨烯結構，研究人員轉向了化學氣相沉積，其中碳氣體沉積在加熱的基板上。這通常需要溫度遠高于 CMOS 制造中大約 400 °C 的最高工作溫度。

Destination 2D 使用加州大學圣巴巴拉分校 Banerjee 實驗室開發的壓力輔助直接沉積技術。Banerjee 稱之為壓力輔助固相擴散的技術使用鎳等犧牲金屬膜。犧牲膜放置在晶體管芯片的頂部，并在頂部沉積一個碳源。然后，使用大約 410 到 550 千帕（每平方英寸 60 到 80 磅）的壓力，碳被迫通過犧牲金屬，并在下面重新組合成干凈的多層石墨烯。然后簡單地去除犧牲的金屬，將石墨烯留在芯片上用于圖案化。該技術在 300 °C 下工作，冷卻到不會損壞下面的晶體管。

提高石墨烯的電流密度

在石墨烯互連圖案化后，摻雜石墨烯層以降低電阻率并提高其載流能力。Destination 2D 團隊使用一種稱為插層的摻雜技術，其中摻雜原子在石墨烯片之間擴散。

摻雜原子可以變化，例如氯化鐵、溴和鋰。植入后，摻雜劑將電子（或其材料內的對應物，電子空穴）提供給石墨烯片，從而獲得更高的電流密度。“插層化學是一個非常古老的學科，”Banerjee 說。“我們只是將這種插層引入石墨烯中，這是新的。”

與銅不同，這種技術有一個很有前途的特點，隨著石墨烯互連的縮小，它們的載流能力會提高。這是因為對于較細的線條，插層技術會變得更加有效。Banerjee 認為，這將使他們的技術能夠支持未來多代半導體技術。

Destination 2D 已經在芯片級別展示了他們的石墨烯互連技術，他們還開發了可以在制造設施中實施的晶圓級沉積工具。他們希望與鑄造廠合作，將他們的技術用于研發，并最終用于生產。