邏輯分析儀我也DIY（二）

　　昨晚睡覺時還尋思著為什么數據采集顯示出來怎么問題多多，明明全低電平居然時不時的采集到高電平，后來想想也是，兩塊板子(被采集信號產生板子和模擬邏輯分析儀的板子)沒有共地，采集到的電平高低沒有一個參考點，判斷錯誤也就在所難免了。于是今晚共地后，多次采集數據，都很穩定的采集到并正確的顯示做測試的波形。

　　經過今晚的努力，把幾個字模存儲到了cyclone的M4K產生的ROM中，然后通過VGA坐標產生的控制邏輯進行地址譯碼。這部分設計沒有仔細深入，可能浪費的M4K比較多(利用率比較低)，但這是為了FPGA邏輯地址控制部分設計相對容易設計些。

　　稍微對下面這個波形的采集做了測試，這個波形(被采集信號產生)是在另一塊板子上做的。

　　三種采集模式下的波形分別如下。

　　1. 顯示觸發前采集的64次數據

　　2. 顯示觸發前采集的32次數據和觸發后采集的32次數據

　　3. 顯示觸發后采集的64次數據，觸發沿沒有顯示出來