新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > FPGA設計開發軟件ISE使用技巧之:典型實例-ChipScope功能演示

        FPGA設計開發軟件ISE使用技巧之:典型實例-ChipScope功能演示

        作者: 時間:2015-02-02 來源:網絡 收藏

          (5)選擇語言類型和綜合工具。

        本文引用地址:http://www.104case.com/article/269339.htm

          如圖6.63所示,本實例中設置語言類型為Verilog,綜合工具為Xilinx XST。

          

         

          圖6.62 ICON輸出路徑和系列設置對話框

          

         

          圖6.63 設置語言和綜合工具

          (6)生成ICON核。

          如圖6.64顯示為生成的ICON核的相關信息,如發現有誤,可以單擊“Previous”按鈕做修改后重新生成。

          

         

          圖6.64 生成ICON核

          (7)選擇集成邏輯分析儀(ILA核)。

          生成ICON核后,單擊“Start Over”按鈕,回到核類型選擇頁,如圖6.65所示,選擇需要生成的核為ILA。

          

         

          圖6.65 生成集成邏輯分析儀

          (8)設置輸出路徑、器件參數和時鐘參數。

          如圖6.66所示為設置路徑為新建工程所在路徑,器件為Spartan3,采樣時刻為時鐘的上升沿。

          

         

          圖6.66 設置ILA輸出路徑、器件、采樣時刻對話框

          (9)設置觸發參數。

          觸發參數的設置包括:觸發端口數目(Number of input Trigger ports)、每個觸發端口的觸發寬度(Trigger Width)、觸發條件判斷單元個數(Match Units)和類型(Match Type)等。

          此外,“Enable Trigger Sequencer”選項用于使能觸發條件鏈。即設置觸發條件為一“條件鏈”,只有依次滿足“條件鏈”上的各個條件時才會被觸發。如圖6.67所示,如有與圖中參數設置不一致之處,請自行修改。

          (10)設置存儲深度和數據位寬。

          存儲深度即在滿足觸發條件后要采集多少數據,存儲深度的大小由的RAM資源大小決定。由于ChipScope所采集的數據都是保存在FPGA內部,因此存儲深度的大小不能超過FPGA的RAM的最大值。如圖6.68所示,選擇“Data Same As Trigger”選項表示數據信號與觸發信號相同,數據位寬即為觸發端口的觸發寬度。

          (11)設置語言類型和綜合工具。

          如圖6.69所示,本實例中選擇Verilog及Xilinx XST。

        fpga相關文章:fpga是什么


        塵埃粒子計數器相關文章:塵埃粒子計數器原理


        關鍵詞: FPGA ISE

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 新巴尔虎右旗| 金昌市| 中宁县| 丹江口市| 东平县| 桓仁| 清苑县| 平安县| 称多县| 沧源| 东乡族自治县| 桐庐县| 竹山县| 长丰县| 牙克石市| 建宁县| 维西| 南安市| 江达县| 信阳市| 平泉县| 汶川县| 武安市| 湘阴县| 乾安县| 舟曲县| 西乌珠穆沁旗| 梅河口市| 西盟| 泰来县| 高青县| 西充县| 彭阳县| 永年县| 兴安盟| 开化县| 东丰县| 霸州市| 沁源县| 凤城市| 家居|