PCB設(shè)計：如何減少錯誤并提高效率

　　為了驗證連接關(guān)系并執(zhí)行整體檢查，使用了原理圖仿真。原理圖仿真由原理圖創(chuàng)建、測試平臺創(chuàng)建和仿真組成。

　　在測試平臺創(chuàng)建過程中，將有激勵信號給到必要的輸入端，然后在感興趣的信號點觀察輸出結(jié)果。

　　可以通過將探針連接到待觀察節(jié)點實現(xiàn)上述過程。節(jié)點電壓和波形可以指示原理圖有沒有錯誤。所有信號連接都會得到自動檢查。

　　圖4：原理圖測試平臺和各個節(jié)點的仿真值。

　　讓我們看一下上面這張圖的一個局部，其中探測的節(jié)點和電壓清晰可見：

　　因此在仿真的幫助下，我們可以直接觀察結(jié)果，確認電路板原理圖是否正確。另外，通過仔細調(diào)節(jié)激勵信號或元件值還可以實現(xiàn)設(shè)計更改的調(diào)查。因此原理圖仿真可以節(jié)省電路板設(shè)計和檢查人員的大量時間，并且增加設(shè)計正確性的機會。