新聞中心

        EEPW首頁 > 嵌入式系統 > 牛人業話 > 零基礎學FPGA(三)Verilog語法基基礎基礎(上)

        零基礎學FPGA(三)Verilog語法基基礎基礎(上)

        —— 零基礎學FPGA(三)Verilog語法基基礎基礎(上)
        作者: 時間:2014-12-31 來源:網絡 收藏

          還有個地方我感覺不太明白,見下圖,誰知道這句話上面意思...求大神解釋...

        本文引用地址:http://www.104case.com/article/267551.htm

          

        360桌面截圖20140225204415.jpg

         

          下面這幾句話需要注意

          

        360桌面截圖20140225204900.jpg

         

          4、運算符及表達式

          這里和C語言幾乎一樣,就不做過多解釋了吧。就說一下位拼接運算符和位減運算符,這里C語言里面沒有。

          直接看個例子就可以

          

        360桌面截圖20140225205538.jpg

         

          

        360桌面截圖20140225205844.jpg

         

          5、賦值語句

          賦值語句共有兩種,即非阻塞賦值,和阻塞賦值。

          (1)非阻塞賦值

          非阻塞賦值方式所賦值的變量不能立即就為下面語句所用,只有當塊結束后才能得到上一次所附的值,這種賦值方式是編寫可綜合的時序邏輯時常用的賦值方式。例如

          

        360桌面截圖20140225211312.jpg

         

          這個例子的意思是,當時鐘上升沿到來時,a的值給b,b的值給c,但是只有當塊結束時才完成賦值,這么說吧,假如原來a=1,b=2那么當時鐘上升沿到來時a=1,b=2,c=2;當塊結束時,a=b=c=1;

          這么理解對嗎?求大神指點...

          

        360桌面截圖20140225211856.jpg

         

          (2)阻塞賦值

          與非阻塞賦值不同,賦值語句執行完后塊才結束,b 的值在賦值語句結束后立刻改變,但是在時序邏輯電路中可能會出問題。

          always @(clk or clr);

          begin

          b=a;

          c=b;

          end

          假如開始a=1;當當時鐘上升沿到來時,a=b=c=1;然后塊結束

          

        360桌面截圖20140225212539.jpg

        fpga相關文章:fpga是什么


        c語言相關文章:c語言教程



        上一頁 1 2 下一頁

        關鍵詞: FPGA Verilog

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 吴旗县| 涟源市| 鄂伦春自治旗| 石家庄市| 沂源县| 封丘县| 伊金霍洛旗| 灌云县| 太白县| 耿马| 宜川县| 灵宝市| 鲁山县| 金乡县| 全州县| 平江县| 临朐县| 无为县| 宁海县| 明光市| 凉山| 阿图什市| 北川| 冕宁县| 马鞍山市| 南开区| 仁怀市| 岱山县| 宝鸡市| 呼伦贝尔市| 望都县| 泌阳县| 六枝特区| 桐柏县| 古浪县| 明水县| 廉江市| 盐源县| 盐津县| 疏附县| 霍城县|