基于FPGA的數字日歷設計

　　4硬件驗證

　　在QuartusⅡ開發環境中完成上述軟件設計及仿真后，最后還需將程序下載到FPGA器件中進行硬件測試，以進一步驗證所設計程序是否正確。硬件驗證時，還需對頂層文件進行管腳分配、并編譯，然后將編譯好的目標文件通過下載電纜下載到FPGA開發板中進行驗證和調試。

　　采用GW48-SPOC/EDA實驗開發系統并設置在工作模式0來驗證設計結果。下面僅給出部分驗證結果。剛完成下載，數碼管顯示20000000，按兩下K1切換到時間顯示，才剛剛開始計數，同時揚聲器發出“滴答滴答”的頻率為1 Hz的響聲(為整點報時)60 s，然后通過按鍵8(K1)、鍵7(K2)、鍵6(K3)、鍵5(K4)對各個功能進行驗證。首先調整時間，按兩下K2鍵切換到分的調整，此時每按兩下K3鍵，分鐘加1，驗證過程中看到加到59就變為00;再按兩下K2鍵切換到小時的調整，此時每按兩下K3鍵，分鐘加1;用同樣的方法調整星期，天，月，年以及定時的分鐘和小時。

　　調整日期為2013年7月31號，當再調整天時，就變為2013年7月1號，結果如圖9所示。其他月份實驗結果也符合生活規律，與設計要求一致。

　　其他的測試結果，數碼管能夠正確顯示計時時間，定時驗證及時間調節、整點報時均能夠正常工作，實驗結果符合設計要求。

　　圖9實際電路驗證

　　5結語

　　本文基于FPGA環境設計了一個具有年、月、日、星期、時、分、秒計時顯示功能，時間調整功能和整點報時功能的數字日歷系統，并將之下載到FPGA芯片EP1C3T144-3上進行結果驗證，實驗驗證表明：數碼管能夠正確顯示計時時間，能夠通過按鍵調整時間，能夠設定時間并調整，整點報時能夠正常工作，實驗結果符合設計要求。由于設計中利用硬件描述語言和FPGA芯片相結合進行數字日歷的研究，即利用EDA技術在一定程度上實現了硬件設計軟件化，使設計過程變得相對簡單，易于修改。

　　另外，隨著電子技術的發展，數字日歷的功能會更加多樣化，諸如增加農歷顯示;加入溫度采集系統，能夠顯示每時每刻的環境溫度;加入節氣、節日提醒及顯示功能，提醒人們農耕及休息時間;還可以加入語音識別，方便人們不動手實現對數字日歷的調節等等。相信功能日趨完善多樣化的數字日歷將能更好地滿足人們的各種需要，為人類服務。