基于FPGA的LCD顯示遠程更新的設計方案及原理圖

　　2.2結構和系統模型

　　(1)基本結構圖

　　要顯示的內容通過TCP/IP進行傳輸與更新，沒有了距離的限制，可以在遠程實現更新。需要更新的LCD顯示內容共有四部分組成，在一段時間內LCD只能顯示其中的一個部分,并循環進行顯示。由Nexys3開發板上的四個按鍵控制跳轉。Nexys3 FPGA開發板通過RJ45口接收到信號后，PHY模塊對IP包進行拆分，恢復成原始信號。由 MicroBlaze 軟核存入Cellular RAM中，并按照順序在LCD上進行分段顯示。當MicroBlaze 檢測到有按鍵按下時，MicroBlaze軟核處理器響應中斷，并進行中斷處理，顯示相應按鍵對應的部分信息，一段時間后，返回中斷前的狀態。

　　圖2 基本圖

　　(2)MicroBlaze結構圖

　　圖3 MicroBlaze軟核結構圖

　　Ethernet MAC 接收計算機發送的數據后拆分IP包,然后送入MicroBlaze處理,由MultriProt Memory Controller控制存入 Local Memory中,然后按照順序進行循環顯示,顯示時間由 Timer/PWM控制,當有按鍵按下時,通過GPIO傳送入MicroBlaze軟核,由 Interrupt Controller 控制進行中斷,將當前信息存入堆棧,后跳轉到按鍵指定處進行顯示Timer/PWM控制顯示一段時間后,返回中斷前的狀態繼續正常循環顯示.Customer Coprosser協助 MicroBlaze處理數據.

　　(4)以太網模塊圖

　　圖4 以太網結構圖

　　Nexys3基本系統生成器(BSB)支持包自動生成一個測試應用程序的以太網MAC。ISE的設計可以使用IP內核發生器用向導來創建一個以太網MAC控制器IP核。如果COL此信號置位時表示碰撞條件的檢測MLL模式。在MLL模式中：

　　1.傳輸數據時的控制信號為TXCLK,當TXCLK為上升沿時控制器同步傳輸數據，TXEN為高電平時表明此時控制器傳輸的數據是有效的，若TXER為高電平時，說明傳輸檢測到錯誤。

　　2.接受數據時，在RXCLK為上升沿時RXD[3:0]開始接受數據。控制信號RXCLK為上升沿接收數據時，接受信號RXDV為高電平。如果RXER為高電平時說接受檢測到錯誤。