一種低噪聲高增益零中頻放大器的設計與實現

文中介紹了一種低噪聲的零中頻放大器的設計與實現，通過選用合適的集成運算放大器芯片，完成低噪聲、高增益并具備濾波效果的零中頻放大器的設計。闡述了運放芯片的選擇依據，電路的工作原理并使用Cadence制板軟件完成了電路板的設計。實際測試結果表明，該電路工作穩定，噪聲、增益、濾波特性等效果均很好。

近年來，隨著技術進步和制作工藝的提高，零中頻技術廣泛應用在通信領域，并在其他領域的應用也逐步擴大。作為高增益的放大器，噪聲的抑制設計特別重要，否則噪聲經過放大后，再加上電路的本底噪聲，信噪比將很差，同時也要避免運算放大器的自激，破壞自激條件。本文中介紹的零中頻放大器是將150 kHz內微弱的微伏級信號進行放大，放大倍數為2 800倍，接近70 dB；加入了濾波電路，有效抑制地抑制了諧波；選用了合適的芯片和電路結果，使得整個系統噪聲很小。

1電路設計

1.1系統總體設計方案

在進行系統設計的時候，首先得考慮增益的分配問題，這直接關系到整個系統最后的性能，也關系到芯片性能的選擇與芯片使用的數量。式（1）為級聯電路的噪聲系數公式：



式中，Fi為第i級電路的噪聲系數，Gi為第i級電路的額定功率增益?？梢钥闯?，各級內部噪聲的影響并不相同，級數越靠前，對總的噪聲系數的影響越大。所以，為了使整個零中頻放大器的總噪聲系數小，第一級和第二級選擇的運算放大器要滿足噪聲系數小、增益高。在本設計中，把第一、二級分別作為低噪聲放大器和低通濾波器。

為增強電路的抗干擾能力，使用差分線進行傳輸，這樣做的好處主要有兩點：1）可以進行遠距離信號傳輸；2）對外部電磁干擾（EMI）是高度免疫的。在第二級信號輸出端對其進行處理變成差分信號，這里有兩種方法，一種是使信號通過一級同相放大與一級反相放大實現差分，另一種是直接使用單端轉差分的芯片。在本設計中，鑒于方便性與可靠性，選擇了后者。


圖1 系統框圖

最后，再用兩個運算放大器對差分信號分別進行放大，同時增強其輸出電流驅動能力。圖1所示為整個零中頻放大器電路的系統框圖，并顯示了每一級的電壓放大倍數。

1.2芯片選擇與相應電路設計

芯片的選擇主要由需要的性能指標決定，但滿足要求的芯片一般都比較多，進一步的選擇要考慮供電要求，這樣便于統一供電，同時在系統前級的運算放大器壓擺率要小于后級鑒于，此外。價格因素也不容忽視。

鑒于前兩級的低噪高增益要求，選用了TI公司的OPA1612芯片，該芯片的電源供電范圍很廣，從±2.25 V到±18 V，壓擺率為27V/μs，開環增益可達130 dB.噪聲性能極好，為1.1n V/。在100 Hz～150 kHz其等效輸入噪聲為1.1×

≈425.886nV，20 dB放大基礎下，信噪比將非常好。圖2為設計的前兩級電路原理圖，采用了多路反饋（MFB）結構，這種結構主要用于高增益的濾波器中。這種結構最大的好處是設計靈活，在制板的時候采用這種結構方便調試。第一級和第二級的放大倍數分別為：

圖中R1的作用主要是為前級電路提供直流回路，C1是隔直電容。此外，電阻的選擇要合理，過大會增加電路的熱噪聲，過小會使功耗提高。

在本文設計的零中頻放大器中，單端轉差分的設計方案采用ADA4941-1芯片，它可工作在±5 V，無需外部元件就能獲得2倍增益，在實際設計的時候，考慮到增益分配的問題，加入了電阻反饋網絡，獲得4倍增益。該芯片的失真度也很小，達到了-110 dBc（100 kHz）。圖3所示為ADA4941-1的工作原理圖。輸出電壓為：

式中，VIN為前級的輸出電壓，VG為外部輸入電壓，VREF為連接到REF引腳上的電壓，由式（2）和式（3）可知，輸出共模電壓為：

即輸出共模電壓即為連接到REF引腳上的電壓。在本設計中VG=0，VREF=0，R8=1.1 kΩ，R10=3.3 kΩ，可知，輸出共模電壓為0，放大倍數為4倍，值得注意的是DIS為禁用管腳，在±5 V供電的時候DIS管腳上的電壓要不大于-4 V才能使芯片工作。

圖3 單端轉差分電路


圖4 反相信號放大電路原理圖