基于CPCI總線的FPGA加載設計

　　0 引言

　　由于具有極強的實時性和并行處理能力，FPGA芯片在無線通信、信號處理等領域得到了廣泛應用。

　　作為一種半定制電路，FPGA 的使用非常靈活，對于同一片FPGA,通過加載不同的編程數據可以產生不同的電路功能。但是，由于基于靜態只讀存儲器（SRAM,Static Random Access Memory）的架構，FPGA 掉電后就變為白片，再次上電時需要EPROM 芯片對其進行加載。對于需要切換算法的場景，就需要通過上位機對其進行動態加載。本文在深入分析了FPGA 配置流程和理解CPCI 總線的基礎上，設計實現了基于CPCI 總線的FPGA 動態加載。

　　1 硬件設計

　　系統中需要對三片Virtex5 系列的芯片進行動態加載，整個硬件結構框圖如圖1 所示。Spartan-3E與PCI9656直接相連，作為主控制芯片Spartan-3E一方面接收來自CPCI 總線的數據，對V5 芯片進行參數下載、動態加載等；另一方面接收V5 芯片的傳遞來的各類數據，根據上層軟件的請求，將各類狀態信息或實時處理數據上傳到工控機。

　　2 PCI9656 芯片介紹

　　PCI 接口協議比較復雜，接口電路實現起來較為困難，在設計基于PCI或CPCI總線的數字設備時，采用各公司提供的通用PCI I/O 芯片或IP 核，可簡化復雜的PCI 接口設計。PCI9656 是PLX 公司為高速PCI 總線應用而設計的通用I/O 芯片，PCI9656配備DMA 引擎、可編程直接主控和直接從屬數據傳輸模式以及PCI 信息傳輸功能。零等待狀態突發操作，PCI 總線突發傳輸速度高達528 MB/s,局域總線突發傳輸速度高達264 MB/s.