機載冗余圖像處理系統的設計與實現

在硬件電路設計中，還需要考慮高頻特性對信號的影響。整個系統顯示的分辨率為1 600x1 200@60Hz，信號位為真彩色24 b，采用奇偶方式，參考時鐘162 MHz，DVI編碼時鐘為10×162 MHz=1.62 GHz，其編碼碼元理論寬度僅為t=1/1.62 Hz=0.62 ns，則碼元的最大變化時間應在0.62/4=0.16 ns之內。考慮數據傳輸的可靠性和穩定性，采用雙像素傳輸，可以大大降低信號采樣頻率。此外，還要考慮到PCB布局地線的完整性和供電去耦特性。其編解碼芯片混合信號的供電參考電路如圖2所示。

2 SDRAM視頻緩存設計

2.1 SDRAM選擇依據

整個系統顯示的分辨率為1 600x1 200@60 Hz，信號位為真彩色24 b，則一幀圖像所需需要存儲的容量C=1 600×1 200×24=46 080 000 b≈47 Mb;考慮到SDRAM乒乓操作和容量等問題，選用MICRO公司生產的容量為128M的MT48LC4M3282TG-6器件，速度等級6，時鐘頻率達到166 MHz。該器件具有32根數據線和12根地址線，還有一些控制線。通過在FPGA內部搭建邏輯控制單元，可以很好的控制SDRAM視頻信號的翻轉等操作。

2.2 FPGA內部原理邏輯框圖

FPGA內部原理邏輯框圖如圖3所示。

2.2.1 FPGA內部邏輯功能介紹

(1)信號輸入模塊

這部分的主要功能是接收外部輸入的視頻信號，增強輸入信號的驅動能力，為信號的后續處理做準備。其用Verilog語言實現的邏輯代碼如下所示：

(2)數據流選擇模塊

根據需要選擇兩路輸入視頻信號中的一路進行輸出。

(3)SDRAM乒乓操作和控制模塊

由于SDRAM乒乓操作具有節省緩沖區空間、流水線式算法以及低速模塊處理高速數據流的特點。因此，本設計采用乒乓操作SDRAM。

SDRAM作為整個圖像處理系統的緩存，起著至關重要的作用。它將外部輸入的圖像按幀存入SDRAM中，然后按幀將圖像數據送到外部繼續處理。FPGA的控制邏輯所需要完成的功能有：接收來自外部的圖像數據，并進行緩沖和數據重組，產生符合SDRAM控制器位寬的數據信號;產生對SDRAM的讀、寫命令和地址，并將它們寄存在FIFO中，隨時供SDRAM控制器提取。因此，系統需要一個地址產生邏輯;對SDRAM進行直接控制，將用戶產生的地址命令進行解析，產生讀/寫、刷新等一系列操作，對SDRAM發出的各種命令要符合特定的時序要求。在上電的時候還必須完成對SDRAM的初始化工作;建立用戶與SDRAM的數據通道，在SDRAM和用戶接口之間傳遞需要寫入或者讀出的數據，并且調整對應讀/寫操作的DQS信號時序，使其滿足SDRAM的要求;緩存從SDRAM中讀出的數據，由于直接讀出的速度非常高，直接處理會對后端產生很大的壓力。因此，需要進行緩存之后才送到后續處理。