基于ARM和FPGA的高速圖像數據采集板設計

2.3 網絡傳輸接口設計

本設計采用的以太網控制器為臺灣亞信公司推出的一款Non-PCI千兆以太網控制芯片AX88180.其內置1000Mbps以太網媒體存取控制器(MAC);它可以十分方便地實現與一般16/32位微處理器連接，并且可以像SRAM一樣被訪問;它有40KBytesSRAM網絡封包緩存器。它符合IEEE802.3/IEEE802.3u/IEEE802.3ab協議，可廣泛應用于各種消費電子和家庭網絡市場或要求更高的網絡帶寬連接，如數字媒體、家用網關及IP電視等。

嵌入式芯片S3C2440A、以太網控制器AX88180及物理層芯片88E1111的接口電路圖如圖3所示。

?

?

S3C2440A與AX88180之間采用總線方式相連，地址總線A2~A15、數據總線D0~D31、讀寫信號等可以直接連接，AX88180中斷信號與S3C2440A EINT11相連，AX88180的40M~100M時鐘信號由S3C2440A提供，整個接口電路無需外加電路;AX88180與PHY芯片之間采用簡化千兆比特媒體RGMII接口，信號對應 相連，負責實現數據傳送底層協議[5].

3.Linux驅動程序設計

FPGA作為ARM的外設，需要設計它在Linux下的驅動程序。驅動程序是操作系統與硬件之間的接口，它為應用程序屏蔽硬件的細節。硬件系統只有和高效可靠的驅動程序相結合才能在操作系統下正常工作。

Linux的設備驅動程序需要完成如下功能：

①對設備進行初始化和釋放。

②提供各類設備服務。

③負責內核和設備之間的數據交換。

④檢測和處理設備工作過程中出現的錯誤。

Linux下的設備驅動程序被組織成一組完成不同任務的函數集合，通過這些函數使Windows的設備操作猶如文件一般。

Linux將設備分為字符設備和塊設備兩類。我們使用的是字符設備。驅動程序的模塊化我們先不做介紹，我們主要介紹Linux下的中斷[6].Linux將中斷處理程序分解成兩個半部：上半部和下半部。上半部完成盡可能少的比較緊急的功能，下半部用來完成中斷事件的絕大部分任務。因為中斷的耗時工作在這里完成，所以將讀取數據放在下半部完成。Linux系統實現下半部采用的機制主要有tasklet、工作隊列和軟中斷。許多設備涉及到中斷操作，因此，在這樣的設備的驅動程序中需要對硬件產生的中斷請求提供中斷服務程序。與注冊基本入口點一樣，驅動程序也要請求內核將特定的中斷請求和中斷服務程序聯系在一起。在Linux中，用request_irq()函數來實現請求：

int request_irq(unsigned intirq,void(*handler)int,unsigned longtype,char*name);

參數irq為要中斷請求號，參數handler為指向中斷服務程序的指針，參數type用來確定是正常中斷還是快速中斷(正常中斷指中斷服務子程序返回后，內核可以執行調度程序來確定將運行哪一個進程;而快速中斷是指中斷服務子程序返回后，立即執行被中斷程序，正常中斷type取值為0,快速中斷type取值為SA_INTERRUPT)，參數name是設備驅動程序的名稱。

我們的中斷處理函數是：

void fpgalc12_interrupt(int irq,void*dev_id,struct pt_regs*regs)。

Irqflags是中斷處理的屬性，若設置了SA_INTERRUPT,則表示中斷處理程序是快速處理程序，快速處理程序被調用時屏蔽所有中斷，而慢速處理程序不屏蔽。dev_id在中斷共享時會用到，一般設置為這個設備的結構體或NULL.request_irq()返回0表示成功，返回-INVAL表示中斷號無效或處理函數指針為NULL,返回-EBUSY表示中斷已經被占用且不能共享。這兩個函數分別要在初始化和釋放模塊中加載。

要在Linux申請了中斷通道后，系統會響應外部中斷IRQ_EINT0,從而進入中斷處理序。中斷處理程序功能就是將有關中斷接收的信息反饋給設備，并根據要服務的中斷的不同含義相應地對數據進行讀寫[7-8].所以FPGA中斷處理的主要任務是：FIFO在接收到AD轉換來的數據后，向ARM發出中斷請求信號，讓ARM來讀取FPGA中FIFO狀態寄存器的值，獲取需要信息并安排接受數據，然后寫狀態寄存器清除相關中斷位以繼續響應中斷，保證數據的有效傳輸。

中斷處理程序的第一步是要先清除S3C2440A的中斷懸掛寄存器和中斷源寄存器相應的位。這是為了能夠繼續響應FPGA產生的中斷。為了能夠讓FIFO能及時的接收到新數據，把寫狀態寄存器放到中斷的一開始，即第二步就是寫狀態寄存器相應位，通過置1清除狀態使AD中斷能夠繼續產生。最后讀取FIFO的數據。使用中斷后數據的傳輸效率大大得到提高，能夠滿足實際的采集需要。

4.結束語

本方案中的采集板充分利用了ARM的靈活性和FPGA的并行性的特點，實現了適用于高速數據采集板的設計。方案采用S3C2440A作為主控芯片，通過千兆以太網接口實時地將采集的數據傳輸到上位機PC機，上位機可實時控制目標數據采集。FPGA芯片在控制A/D轉換芯片的同時，將數據存儲在SRAM中，并通過DMA接口與S3C2440A進行數據傳輸。實驗表明，本采集板的實時性和高速性能夠滿足系統的設計要求，可廣泛應用于各種數據采集系統中。