賽靈思ISE 11.1 量身打造四種工具流程

DSP 版

新的 DSP 版包括賽靈思邏輯版以及賽靈思 DSP捆綁包（System Generator 開發環境和AccelDSP 綜合工具）。參見圖 3。

圖 3：DSP 版

DSP 版主要以算法開發人員為目標受眾，可幫助他們在賽靈思 FPGA 中實施復雜的算法。由于工作流程高度自動化，因此用戶無需熟悉 HDL。

在流程中，算法開發人員首先在 The MathWorks 推出的 MATLAB? 軟件環境中創建算法和算法的行為模型，然后再在 MathWorks’ Simulink? 產品中測試行為模型，在 MATLAB 和 Simulink 軟件之間迭代調試算法，直到算法行為達到預期為止。隨后，用戶則能用賽靈思 DSP 版來優化和實施賽靈思 FPGA 算法。

算法開發人員可在 DSP 版中用 System Generator 來取代構成所有、大部分或部分算法的行為模塊。這些模塊包含了賽靈思 CORE Generator 庫中的優化 IP，也就是說用戶也能通過定制黑盒子用自己的HDL來取代所有或部分模塊。如果用戶在MATLAB軟件中創建了定制算法但沒有算法的 VHDL 表達，那么算法開發人員可用 AccelDSP 綜合工具自動將定制算法綜合到 VHDL 中，并創建新的 System Generator 模塊。該模塊可用 System Generator設計中的其他模塊來替代。System Generator 中的所有算法模塊被填充后，用戶按下按鈕，System Generator 就能自動運行 ISE 軟件的放置和布線工具，讓工具自己去實施 FPGA 算法表達。這樣，算法開發人員只需幾分鐘就能在賽靈思 FPGA中實施算法，并了解算法在真實硬件上的工作情況。

DSP 版可鏈接至 Simulink 軟件，這使算法開發人員能夠在 Simulink 和 MATLAB 環境中重復使用已開發的測試基準來測試其算法，從而確保硬件算法和軟件算法的版本行為一致。此外，算法開發人員還能結合使用 DSP 版及 Simulink 和 MATLAB 軟件來執行協同仿真任務，同時還能對算法進行故障排除和修改，以實現最佳的性能與功能。例如，如果算法開發人員在開發過程中發現眾多行為模塊之一需要調整，則可在 FPGA 中運行已知狀態良好的模塊，以便通過對故障模塊的反復調節測試迭代來加速驗證工作。硬件協同仿真的運行速度比純軟件仿真加快了 1,000 倍；而且算法越復雜，硬件仿真相對于軟件仿真的加速就越明顯。

在 ISE 設計套件 11.1 軟件中，System Generator 工具可運行在 Linux 與 Microsoft Windows 上。