基于改進型二步索引算法OSD電路的FPGA

　　3 OSD電路的FPGA實現及功能驗證

　　設計在Xilinx公司的ISE6.3軟件環境下，使用Verilog HDL硬件描述語言對其電路邏輯進行描述，并以Xilinx公司xc2v1500bg575-4型為核心芯片的FPGA仿真驗證平臺對其進行硬件實現及功能驗證。FPGA驗證平臺架構如圖5所示。

　　驗證平臺輸入模擬視頻信號，經SAA7111A芯片電路A／D采樣轉變為數字視頻信號接入FPGA驗證平臺。經過視頻處理電路去隔行、尺寸縮放等處理的視頻信號在圖象混合電路中與OSD菜單混合后輸出經DS90C38芯片電路轉為LVDS(低壓差分信號)信號并驅動液晶屏顯示結果。

　　對2種字符索引算法下實現的OSD電路進行驗證比較。OSD字符索引電路部分使用到的存儲器資源可以分為字符編碼存儲器、行字符數存儲器、字符行寄存器3種。以生成圖6中所示菜單為例分析2種算法下OSD字符索引電路對存儲器資源的使用情況，將結果列于表1中。

　　從表中可以看出，以二步索引算法實現的字符索引電路使用了8個bytes的行字符數存儲器和1個byte的字符行寄存器，而以逐字索引算法實現的字符索引電路在這2類存儲器上的使用量均為0。但是，后者在字符編碼存儲器的使用上卻達到了96 bytes，遠遠多于前者50 bytes的使用量。從表1中可以看到，前者對存儲器資源的總使用量比起后者減少了很大一部分。隨著菜單尺寸的增加和顯示的字符信息的增加，二次索引算法對存儲器資源的節省效果也會更加的顯著。

　　4 結束語

　　采用模塊化設計方法實現的OSD電路，作為視頻格式處理芯片的子電路模塊，對硬件資源的使用將影響到整塊芯片的電路性能。本文針對OSD電路中以存儲器為硬件資源的主要開銷這個特點，提出了采用二步索引算法實現的一種改進型字符索引結構的OSD電路。引入字符行寄存器和行字符數存儲器，通過對行字符數和字符編碼的二步索引，從而得到了菜單的顯示信息，同時大大地降低了對存儲器資源的使用。該算法的硬件結構簡單，易于實現，在實現了同樣的電路功能的前提下，大大節省了硬件資源的開銷。

　　本文所介紹的基于二步索引算法實現的改進字符索引結構的OSD電路，將作為子模塊電路集成于一款視頻格式轉換多媒體芯片的系統中，為其提供人機交互功能。該系統可應用于汽車電子、視頻顯示等多媒體處理場合。