基于PM3388和FPGA的網絡接口的研究設計

　　4 系統調試

　　FPGA的調試包括輸入FPGA和輸出FPGA兩部分，主要檢查FPGA的焊接、時鐘和程序下載等是否正確，調試方法是用VHDL編寫一個計數器的程序，用JTAG下載到FPGA中，利用SignalTap軟件和指示燈測試FPGA是否工作正常。實現系統輸入輸出處理功能的大規模VHDL程序的調試放在整個線路接口卡的調試中進行。

　　PM3388芯片是千兆線路接口卡完成MAC層控制功能的芯片，其調試是整個千兆線路接口卡調試的重點。PM3388芯片的調試需要板級處理機軟件、板級處理機、輸入輸出FPGA和網絡測試儀配合，調試內容依次為寄存器配置、PL4系統側環回、SERDES系統側環回、SERDES線路側環回、PL4線路側環回。

　　PM3388芯片寄存器配置的調試過程為：首先往一個可讀寫寄存器（選擇地址為0x6的寄存器）中寫入一個數，再讀出來比較是否正確，如果不正確，通過SignalTap軟件分別抓輸出FPGA與PM3388芯片的微處理機接口的讀寫控制信號，確定錯誤是發生在寫操作還是讀操作上，排除錯誤。單個寄存器的配置調試通過后，再進行多個寄存器的連續配置，調試方法是配置PM3388進入不同工作模式，通過檢查狀態寄存器的值判斷是否配置成功，如果不成功，檢查相鄰寄存器的配置是否發生了干擾，通過SIGNALTAP軟件查看邏輯和時序問題,再加以解決。

　　而PL4系統側環回主要是為了驗證輸出FPGA與PM3388的輸入PL4接口、輸入FPGA與PM3388的輸出PL4接口是否正常，調試方法是使用板級處理機向輸出處理FPGA發送協議包，輸出處理FPGA再把該數據包發送到PM3388的PL4接口的接收側，接收側把該數據包環回到PL4接口的發送側，從發送側發送到輸入處理FPGA，最后該數據包被板級處理機讀回來進行比較。調試中發生的錯誤可以通過PM3388內部的統計寄存器和SIGNALTAP軟件進行定位，再采取相應的措施排除錯誤；

　　5 總結

　　本文的創新點在于采用合理的設計方案和調試方案，完成了十接口千兆線路接口卡的設計與實現，研制的千兆線路接口卡完全滿足了T比特路由器項目對十接口千兆線路接口卡設計的功能與性能要求。采用FPGA設計并實現了十接口千兆以太網線路接口卡設計與實現中的幀重組與加速功能，能夠提供更高的帶寬，具有更好的加速性能。

　　參考

　　1 譚章熹，林闖，任豐源，周文江，“網絡處理器的分析與研究”，軟件學報，vol14，2003

　　2 G. Jennes, G. Leduc and M. Tufail, “A Scheduler for Relative Delay Service Differentiation,”Annals of Telecommunications, vol. 571-2, 2002

　　3 陸增援，劉樹彬，宋健等，“寬帶網絡接口板的設計與實現”，中國科學技術大學學報，vol 33（2），2003.4

　　4 李長勝　龍文, 基于FPGA的高速硬件防火墻報文檢測系統設計《微計算機信息》2006,NO.1-2,P166