基于FPGA的快速9／7整形離散小波變換系統(tǒng)

　　2．2 列變換過(guò)程

　　由于列變換是針對(duì)行變換后的數(shù)據(jù)進(jìn)行的，即對(duì)上面6片RAM中存儲(chǔ)的行變換后的數(shù)據(jù)進(jìn)行列變換，為了提高運(yùn)行速度，本文采用基于行的列變換方法，即當(dāng)小波變換進(jìn)行到第5行時(shí)，列變換也同時(shí)進(jìn)行，第5行行變換結(jié)束時(shí)，也完成了針對(duì)第5行數(shù)據(jù)的列變換，當(dāng)?shù)?行進(jìn)行小波變換時(shí)，不進(jìn)行列變換操作，直到第7行小波行變化數(shù)據(jù)輸入時(shí)，再同時(shí)進(jìn)行列變換計(jì)算操作，依次完成小波列變換。對(duì)于列小波變換后的低頻數(shù)據(jù)dLLl，要輸入RAM緩存以進(jìn)行下一級(jí)變換，對(duì)于其他的高頻數(shù)據(jù)(dLHl，dHLl，dHHl)可以直接輸出到片外存儲(chǔ)器中。

　　下面是設(shè)計(jì)的一級(jí)二維小波變換的集成模塊，如圖5所示。

　　3 仿真與綜合

　　為了驗(yàn)證本文設(shè)計(jì)系統(tǒng)的性能，使用Modlesim6．3仿真軟件對(duì)系統(tǒng)進(jìn)行了仿真測(cè)試，下面是采用大小為1 024×1 024，圖像數(shù)據(jù)為8位的測(cè)試圖像進(jìn)行測(cè)試仿真的部分波形圖。