一種基于FPGA的語音錄制與回放系統的設計
加入技術交流群
1．1芯片工作原理
音頻編／解碼芯片WM8731上電后必須將工作模式設置在系統要求的狀態下，因此上電后需要用VERILOGHDL編寫程序模塊對芯片的工作模式進行設置。該語音編／解碼芯片有多種工作模式，A／D變換后，語音的采樣頻率與采樣位寬都需要根據系統的具體要求，合理配置。語音芯片的配置時序為I2C模式，芯片接口為主模式，即由WM8731提供位時鐘，A／D轉換和D／A轉換的左、右聲道控制相位時鐘，以及轉換后的數據PCM碼輸送給FPGA處理器。以下為芯片配置字列表，WM8731內部控制字寄存器有16個，在芯片初始化時，在制作ROM表格中完成。相應的程序設置如下：
1.2配置單元模塊
配置單元模塊綜合頂層圖如圖2所示。從程序編譯分析報告(見圖3)可以得出，該單元模塊消耗了101個邏輯單元，它作為語音采集模塊的一個子模塊。在配置電路中，模塊CLOCK_50將輸入的50MHz系統時鐘分頻為1MHz，作為I2C總線模塊的工作時鐘，CLOCK_50模塊中寫出的上面程序代碼是一個表格，存儲了配置的控制字。I2C總線模塊的I2C_SDAT和I2C_SCLK是數據線和時鐘線，DE2板固定分配了專門的I2C數據線和時鐘線的引腳線。
評論