基于FPGA的灰度形態學濾波器實現

　　膨脹的結構圖與腐蝕的結構圖類似,只不過是求相應的最大值。在圖1中,A、B二處分別加入非門即可得到膨脹單元的結構圖。將腐蝕單元和膨脹單元級聯即可得到如圖2所示的f與g開操作結構圖。整個結構采用流水線方式設計,使串行輸入的灰度數據能夠得到并行處理,這樣就極大地滿足了圖像處理的實時性要求。

　　將腐蝕結構圖和膨脹結構圖次序交換即可得到形態學濾波閉操作結構圖。對于不同大小的結構元模板,其結構圖與3×3的結構類似,在此不再贅述。

　　2.3 FPGA實現

　　雖然開操作結構圖很復雜,但圖中實際用到的器件只有12位比較器、12位2選1選擇器、深度為256的FIFO以及12位鎖存器等。本文選用Xilinx公司的ISE5.2軟件為設計平臺,以上器件均可以由ISE5.2自帶的CORE Generator生成。鑒于開操作的結構特點,整個濾波器采用元件例化的方式設計。求3×3最小值和3×3最大值的部分元件例化VHDL代碼如下:

　　選用XC2S400E芯片,綜合后所用主要資源如下:

　　Number of Slice Flip Flops: 212 out of 9 600 2%

　　Number of 4 input LUTs: 306 out of 9 600 3%

　　Number of occupied Slices: 260 out of 4 800 5%

　　Number of Block RAMs: 4 out of 40 10%

　　Total equivalent gate count for design: 69 920