FPGA“獨孤求敗”？ 架構創新與工藝提升并行

在關鍵路徑方面，賽靈思的UltraScale架構更是“大費周章”，在優化方面所做的工作包括：大幅增強DSP處理，即增加DSP單元;提供高速存儲器級互聯，從而消除DSP和包處理中的瓶頸問題，即互聯性，也避免使用更多片上布線或邏輯資源;將高強度I/O功能做硬化IP處理，基于現有I/O功能相對完善不需要占用編程資源，這樣的做法可以降低時延同時釋放邏輯和布線資源。

在業界廣受關注的功耗方面，賽靈思也做足功課。湯立人表示，賽靈思采用20nm工藝的產品較上一代的產品靜態功耗將降低35%，動態功耗也大大降低。而單純工藝節點的降低達不到這么顯著的效果，賽靈思通過一系列電源管理功能的優化才得以實現。

工藝與架構創新并進

FPGA單純靠工藝進步提升性能已是“過去時”，現在是工藝提升和架構創新“齊頭并進”的時代。

賽靈思的ASIC級FPGA成為彰顯其20nm工藝創新的“點晴”之筆，FPGA另一巨頭Altera也在這一道路上深耕，最新開發的基于英特爾14nm三柵極工藝的第10代FPGA Stratix 10就是一集大成之作。

Altera公司產品營銷資深總監Patrick Dorsey介紹說，Stratix 10的性能提升歸功于工藝選擇和器件架構兩大因素。Stratix 10集成超過400萬個邏輯單元，如此高密度的集成正是因為使用了英特爾的14nm制程技術。除英特爾14nm三柵極工藝外，Stratix 10和SoC還采用了增強體系結構，其內核的工作頻率能夠從當前28nm FPGA的500MHz提高到1GHz，并且其還集成了第三代硬核處理器，是業界首款采用硬核處理器的FPGA，此前均為軟核。

不同于Stratix 10的是Altera的中端器件Arria 10，它采用臺積電的20nm工藝，Altera聲稱其將“重塑”中端系列FPGA。而其秘訣就是通過針對TSMC 20 nm工藝優化的增強體系結構，其性能比上一代高端產品Stratix V快15%，而且比上一代中端器件Arria V的功耗降低40%，I/O帶寬高出4倍。“相比前代產品，Arria 10啟動時客戶的設計承諾金要高出5倍，Arria 10的早期試用客戶有1000多家，其中200多家來自亞洲。” Patrick Dorsey強調說，“Altera通過最新的制程以及架構的優化，在新一代產品上實現了性能大幅提升。”

看來，FPGA單純靠工藝進步提升性能已是“過去時”，現在是工藝提升和架構創新“齊頭并進”的時代，對FPGA廠商的考驗也將持續。