基于低成本FPGA的高清低碼流H.264攝像機SoC參考設計

　　摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機SoC實現方式，該設計已經完全實現，開創了高清低碼流安防攝像機SoC的先河。

　　1. 概述

　　目前高清H.264攝像機的核心SoC基本上都是ASIC，而FPGA作為近年來發展迅速的可編程器件，在高清H.264攝像機的SoC領域如何能有一席之地?這是我們的設計需要實現的目標。

　　2. 設計特點

　　與ASIC相比，FPGA的特點是功能強，設計靈活，隨時升級，工作成果可以積累，NRE低，但是芯片價格比ASIC貴，所以必須找到一個可以達到價格平衡的應用領域，我們根據這幾年智能手機和3G網絡發展迅猛的情況，參考電信運營商第一代全球眼的技術指標，直接把設計指標定位在碼流小于512kbps和分辨率為1280x720x25fps，目前在市面上可以實現這些指標的攝像機幾乎沒有，這是FPGA的好機會。

　　512kbps的碼流限制主要是考慮到ADSL和家庭光端機的上傳能力，而且也能利用3G上傳視頻，減少了智能手機的碼流下載壓力;1280x720是智能手機的主流分辨率，自然需要相應的視頻源，如果顯示D1或CIF，效果肯定不理想。

　　我 們的目標是做一個可以直接用于生產的參考設計，除了設計指標先進，我們還要考慮價格和實用，所以我們選擇了低成本的CYCLONE IV系列，另外也實現了一般網絡攝像機的全部功能，如H.264壓縮、720p25幀三碼流、雙向語音、重要區域和隱私區域的定義、智能分析、移動檢測、 聲音偵測、POE供電等;

　　3. 實現高清低碼流H.264攝像機SoC的關鍵

　　一般來說，1280×720×25fps的碼流在2Mbps左右，如何降低碼流?除了使用mail profile with cabac的H.264編碼器外，還需要對視頻圖像進行分析，而且要在幀率、分辨率、視頻質量等方面權衡折中，在512kbps碼流下獲得最好的視頻效果，為了達到這樣的目的，需要復雜靈活的控制，FPGA可以滿足這樣的需求。

　　4. 高清低碼流H.264攝像機的結構

　　高清低碼流H.264攝像機的結構簡圖如下：

圖1 高清低碼流H.264攝像機的結構圖