基于壓控振蕩器（VCO）的高性能鎖相環（PLL）設
加入技術交流群
例如，頗受歡迎的OP27采用±15 V電源時，IVR為±12.3 V。這意味著，輸入電壓至少需要與正負供電軌相差±2.7 V。對于單電源供電、寬輸入擺幅應用，范圍低端的這種限制將使該放大器缺乏吸引力。如果使用雙電源設計方案，則運算放大器的選擇范圍廣得多（而且可輕松解決輸入偏置問題）。如果必須采用單電源設計，請使用具有軌到軌輸入擺幅的運算放大器（但其中許多放大器可能具有較高的噪聲電壓特性）。因此，為獲得最佳效果，運算放大器需要具有低噪聲電壓密度、低輸入偏置電流和軌到軌輸入，以便實現低相位噪聲、低雜散和單電源供電。表1列出了ADI公司的一些運算放大器及其上述設計標準的相關特性。
表1. 建議在PLL有源環路濾波器中使用的運算放大器
| 運算放大器 | 電壓噪聲, f = 1 kHz (nV/√Hz) | 電流噪聲, f = 1 kHz (pA/√Hz) | 輸入偏置電流（典型值） | 輸入電壓范圍，與低供電軌的間隙(V) | VSUPPLY 最大電源電壓，單電源(V) |
| AD820 | 16 | 0.8 | 2 pA | –0.2 | 36 |
| OP184 | 3.9 | 0.4 | 60 nA | 0 | 36 |
| AD8661 | 12 | 0.1 | 0.3 pA | –0.1 | 16 |
| OP27 | 3 | 0.4 | 10 nA | +2.7 | 36 |
| AD8099 | 2 | 8 | 100 nA | +1.3 | 12 |
運算放大器的選擇取決于應用。如果PFD雜散遠離環路帶寬（例如在小數N分頻頻率合成器中），則可以選用雙極性結型晶體管輸入(BJT)運算放大器，如OP184或OP27等。環路濾波器將會很好地衰減BJT的高輸入偏置電流所引起的PFD雜散，而且PLL可以充分利用BJT運算放大器的低噪聲電壓密度特性。
如果應用要求較小的PFD與環路帶寬比（例如在整數N分頻頻率合成器中），則應折衷考慮噪聲與雜散水平；AD820和AD8661可能是較佳選擇。
值得注意的是，雖然有源濾波器往往會增加PLL的噪聲，但它能夠充當緩沖器，在一些特定應用中具有無源濾波器所不及的性能優勢。例如，如果VCO調諧端口的泄漏電流較高，導致PFD雜散較高，則可以使用運算放大器來降低雜散水平。運算放大器的低阻抗輸出可輕松彌補調諧端口泄漏電流。
設計示例
考慮這樣一個例子，其中LO的規格要求如下：
- 倍頻程調諧范圍：1000 MHz至2000 MHz
- 相位噪聲要求：–142 dBc/Hz（1 MHz偏移）
- 雜散：小于–70 dBc
- 通道間隔：250 kHz
- 鎖定時間：小于2 ms
- 單電源：15 V或30 V
為在1-GHz頻帶上工作，同時滿足相位噪聲要求，有必要使用高壓VCO和有源環路濾波器。相位噪聲和雜散特性以及單電源限制，將決定運算放大器的選擇。為了達到雜散要求，運算放大器必須具有低輸入偏置電流，而為了實現最佳相位噪聲性能，運算放大器必須具有低電壓噪聲。選擇JFET輸入運算放大器可以兼顧以上兩個要求，例如AD8661，其輸入偏置電流為0.3 pA，電壓噪聲為12 nV/√Hz。該器件還能處理單電源要求。選擇RFMD UMS-2000-A16 VCO來滿足倍頻程范圍要求。
評論