電容器的寄生作用與雜散電容
加入技術交流群
電容耦合的另一個例子是側面鍍銅陶瓷集成電路外殼。這種DIP封裝，在陶瓷封裝的頂上有 一小塊方形的導電可伐合金蓋，這塊可伐合金蓋又被焊接到一個金屬圈(metallized rim)上 (見圖14?10)。生產廠家只能提供兩種封裝選擇：一種是將金屬圈連接到器件封裝角上的一 個引 腳上；另一種是保留金屬圈不連接。大部分邏輯電路在器件封裝的某一角上有一個接地引腳 ，所以這種器件的可伐合金蓋接地。但是許多模擬電路在器件封裝的四個角上沒 有一個接地引腳，所以這 ·側面鍍銅陶瓷DIP封裝，有時有隔離的可伐合金 蓋·該封裝器件受容性干擾易受損壞，所以應盡可能接地
圖14?10 由可伐合金蓋引起的電容效應 種可伐合金蓋被懸浮。可以證明，如果這種陶瓷DIP封裝器件的芯片不 被屏蔽，那么它要比塑料DIP封裝的同樣芯片更容易受到電場噪聲的損壞。
不論環境噪聲電平有多么大，用戶最好的辦法是將任何側面鍍銅陶瓷封裝集成電路凡是生產 廠家沒有接地的可伐合金蓋接地。為了接地可將引線焊接到可伐合金蓋上(這樣做不會損壞 芯片，因為芯片與可伐合金蓋之間熱和電氣隔離)。如果無法焊接到可伐合金蓋上，可使用 接地的磷青銅片做接地連接，或使用導電涂料將可伐合金蓋與接地引腳連接。絕對不允許將 沒有經過檢查的實際上不允許和地連接的可伐合金蓋接地。有的器件應將可伐合金蓋接到電 源端而不是接到地，就屬于這種情況。在集成電路芯片的接合線(bond wires)之間不能采用法拉弟屏蔽，主要原因是在 芯片的兩條接合線與其相聯的引線框架之間的雜散電容大約為0?2pF(見圖14?11)，觀測值 一般在0?05pF至0?6pF之間。
圖14?11 芯片接合線之間的雜散電容 考慮高分辨率數據轉換器(ADC或DAC)，它們都與高速數據總線連接。數據總線上的每條線( 大約都以2至5V/ns的速率傳送噪聲)通過上述雜散電容影響ADC或DAC的模擬端口(見圖14?12 )。由此引起的數字邊緣耦合勢必降低轉換器的性能。
圖14?12 高速數據總線上的數字噪 聲通過雜散電容進入數據轉換器的模擬端口
為了避免這個問題，不要將數據總線與數據轉換器直接相連，而應使用一個 鎖存緩沖器作為接口 。這種鎖存緩沖器在快速數據總線與高性能數據轉換器之間起到一個法拉弟 屏蔽作 用。雖然這種方法增加了附加的器件，增加了器件的占居面積，增加了功耗，稍降低了可靠 性及稍提高了設計復雜程度，但它可以明顯地改善轉換器的信噪比。
評論