MAX12557型高速A/D轉換器的特點及應用

1 引言

max12557是maxim公司開發的一款高速、低功耗、高性能的14位模/數轉換器。該模/數轉換器具有完全差分的雙通道帶寬采樣保持（t/h）輸入端，采樣速率為65ms/s，輸入帶寬為750mhz，還具有很好的動態特性，在輸入信號頻率為70mhz/175mhz時，輸出信噪比為74.1db/72.5db，無雜散動態范圍為83.4dbc。max12557由3.3v的單電源供電，簡化了外部供電電路的設計。滿量程模擬輸入幅度范圍為±0.35v－±1.15v，用于數字輸出的電壓輸入范圍為1.7v－3.6v，易與不同的邏輯電平接口。該電路的功耗低，在輸入頻率為175mhz、傳輸信噪比為72.5db時，功耗僅為610mw；支持單端或差分輸入時鐘，時鐘具有用戶可選的2分頻（div2）和4分頻（div4）模式，應用設計更靈活，并有助于減小時鐘抖動的負面影響。與同類電路相比，max12557采用了更小巧的68引腳qfn－ep小尺寸封裝（10mm×10mm×0.8mm），正常工作溫度范圍為－40℃－＋85℃。

max12557可廣泛應用在要求低功耗的數據采集、i/o接收器、數字機頂盒、便攜式儀表、超聲和醫學成像，以及蜂窩通信、lmds、點到點微波通信、mmds、hfc、wlan的中頻與基帶通信接收器等領域。

2 引腳排列及功能

max12557的引腳排列如圖1所示。

各個引腳的功能如下所述：

gnd（1，4，5，9，13，14，17）是接地參考點。

vdd（23－26，61，62，63）是模擬電源輸入。將vdd接在3.15v－3.60v的供電電源上，并通過由1只10μf以上的電容器和1只0.1μf電容器組成的并聯旁路與地相連。

ovdd（27，43，60）是輸出驅動電源輸入。將ovdd接在1.7v－vdd的供電電源上，并通過由1只10μf以上的電容器和1只0.1μf電容器組成的并聯旁路與地相連。

inap、inan和inbp、inbn（2，3，16，15）分別為通道a、b的差分模擬輸入。

coma、comb（6，12）是通道a、b共模電壓輸入/輸出。coma/comb通過1只0.1μf的旁路電容器與地相連。

refap、refan和refbp、refbn（7，8，11，10）是通道a、b模擬基準電壓輸入/輸出。通道a、b的電壓變化范圍是±2/3×（vrefap/refab－vrefan/refbn）。refap/refbp接1只0.1μf的旁路電容器到地。refap/refbp和refan/refbn之間需接10μf和1μf的旁路電容器。

diffclk/seclk（18）是選擇輸入時鐘方式。diffclk/seclk＝gnd，選擇單端時鐘輸入；diffclk/ seclk＝ovdd，選擇差分時鐘輸入。

clkn、clkp（19、20）是時鐘輸入。在差分時鐘輸入模式下，將差分時鐘接在clkp和clkn之間；在單端時鐘輸入模式下，將時鐘接在clkp，clkn接地。

div2、div4（21，22）是采樣時鐘2/4分頻模式選擇。

d0a－d13a、d0b－d13b（45－58，28－41）是通道a、b的14位coms數字輸出。

dora、dorb（59，42）是通道a、b數據溢出指示。當通道a、b邏輯輸入電壓超出范圍時，dora/dorb數字輸出發出溢出指示信號。當dora/dorb為1時，超出范圍；當dora/dorb為0時，沒有超出范圍。

dav（44）是輸出數據有效指示。dav上升沿表示當前數字輸出端數據有效。

g/t（64）是輸出格式選擇。當接地時，選擇輸出格式為二進制補碼。當接ovdd時，選擇輸出格式為格雷碼。

pd（65）是電路工作狀態選擇。當接gnd時為全工作狀態；接ovdd時adc斷開。

shref（66）是選擇共享基準電壓。當為vdd時，使能共享基準。當為地時，取消共享基準。當共享基準電壓時，在外部將refap與refbp相連以保證vrefap＝vrefbp；將refan與refbn相連以保證vrefan＝vrefbn。

refout（67）是內部基準電壓輸出。

refin（68）是輸入單端基準電壓。

3 內部結構及工作原理

max12557的內部結構框圖如圖2所示。該電路提供了2路獨立的a、d通道，每1路通道都具有獨立的采樣保持器（t/h）、14位流水線adc、數字誤差校正器、輸出編碼格式選擇器、輸出驅動器和基準電壓生成器。電路內部集成了電壓控制和偏壓電路，以及用于對采樣時鐘進行處理的時鐘分頻器和占空比均衡器。

輸入端采樣保持（t/h）電路允許175mhz以上的模擬高頻信號輸入，并且支持vdd/2的共模電壓輸入。采樣保持（t/h）結構通過采樣時鐘控制開關電容器的輸入，將輸入的模擬信號存儲在采樣電容器中，當采樣時鐘為高電平是開關關閉，此時的狀態為采樣模式；當采樣時鐘為低電平時開關打開，此時的狀態為保持模塊，輸入的模擬信號必須提供足夠的動態電流來實現對采樣電容器開關的控制。為了避免信號的惡化，這些電容器的壓降必須在半個時鐘周期內保持輸入最低有效位的1/2精確度。max12557在內部基準電壓模式和帶緩沖的外部基準電壓模式下都可通過com輸出端提供最佳的共模電壓vdd/2，com端的輸出電壓可調整輸入網絡電路。

為了實現對輸入模擬信號的高速轉換，max12557在每路a/d通道中都采用了10階全差分的流水線結構，如圖3所示。這種結構使max12557在實現高速a/d轉換時的功耗很小。整個流水線結構共分10級，電路輸入端的采樣數據在流水線中每半個時鐘周期前進1級，從輸入端到輸出端的數據總延遲時間為8個時鐘周期。流水線中每1個轉換級都會將輸入電壓轉換成數字編碼輸出。在每1級中（除了最后1級），輸入電壓和數字編碼輸出之間的誤差都會被疊加并傳遞給下1級，數字誤差校正器在每級中都會對adc的比較偏移量進行補償來保證采樣編碼輸出沒有遺漏。

max12557滿幅度模擬輸入電壓范圍是±2/3×vref，共模輸入時電壓范圍為vdd/2±0.5v。vref是refap（refbp）與refan（refbn）之間的電壓差。該電路提供了3種基準電壓工作模式。如表1所示。refin端的輸入電壓用于選擇電路的基準電壓工作模式。將refout與refin之間短接或者通過1個電阻分壓器連接起來都會進入內部基準模式。帶緩沖器的外部基準電壓模式實際上與內部基準電壓模式是等效的，除非基準電壓系統由外部基準驅動而不由電路內部的帶隙基準驅動。max12557還有1種共享基準電壓模式，通過這種模式用戶可以更好地實現通道間的接口。

4 應用電路及需注意的問題

圖4示出max12557在寬帶中頻數字接收機中的應用框圖。該接收機實現了對載波頻率為70mhz、數據率為10mb/s、最大載波頻偏為±70khz的qpsk調制信號的解調。由于中頻調制信號是高載波的帶通信號，帶寬為10mhz，所以接收時采用欠采樣技術，根據帶通抽樣定理，該adc的采樣頻率選為40mhz。

接收到的中頻調制信號經帶通濾波后送入max12557，max12557在外部fpga（現場可編程門陣列）控制下對信號進行采樣，在電路內部由通道a將采樣后的數字信號送入fpga中進行數字解調并提取有用的調制信息。選用xilinx公司生產的virtex ⅱ系列xc2v3000型fpga。中頻接收機采用全數字解調方式，采樣信號在fpga內部移相后生成1、q2路正交信號分別進行數字解調。數字解調中i、q2路數字混頻器和濾波器的特性完全一致，可以避免模擬調制時由于模擬器件特性的一致性和穩定性不理想而導致的i、q通道間幅度不平衡及相位正交誤差較大的現象。

圖5示出max12557的外圍電路，中頻接受信號經過max4108型運算放大器將信號放大后送入adc。制作電路板時需要注意以下幾點：

（1）應用電路最好采用多層板設計，這樣可以保持完整的電源層和地層，降低電源內阻，得到更大的對地電容器，抑制和屏蔽電源路徑上的噪聲，有效控制信號間的串擾，而且可以保證信號線具有穩定的特征阻抗。

（2）設計電路板時，各引腳的旁路電容器應盡可能地放置在靠近電路的位置，最好能在電路的同一側，并采用貼片元件來減少感應系數。pcb所有的接地線和電路的擴展引腳都必須連在相同的地層上，同時要注意電路所有外接元件的均勻分布。

（3）max4108型運算放大器輸出端應盡量靠近adc的輸入端（inap），以減小信號波形失真和能量損耗。電源引腳vdd和ovdd都需通過1只220μf的陶瓷電容器與地連接，同時電容器需并聯至少1只10μf、4.7μf和0.1μf的陶瓷電容器。高頻旁路去耦電容器應該盡可能靠近a/d變換器的引腳。

經過實際硬件測試，max12557的工作正常，功耗低，可滿足接收機系統的設計要求。