EMCCD圖像傳感器CCD97時序驅動電路的設計
加入技術交流群
電路的時間常數：
又因為上升時間與時間常數的關系為：
為了滿足最佳上升時間( 200 ns) 的要求， 必須在EL7457 驅動輸出端串上一個小電阻， 原理如圖6 所示。
圖6 中， FPGA _ CLKI1, FPGA _ CLKI2, FPGA _CLKI3, FPGA _ CLKI4 為FPGA 產生的T T L 時序。
ARM_IOE 為ARM 核產生的門控信號， 用來控制驅動脈沖I Φ1, 2, 3, 4 的開關。由于理論與實際計算的誤差， 輸出串接電阻R9 , R10 , R 13 , R14 將通過硬件調試過程確定， 以產生驅動CC97 工作的最佳波形。同理， FPGA_ CLKS1, FPGA _ CLKS2, FPGA _ CLKS3, FPGA _CLKS4 為FPGA 產生的TT L 時序。A RM _SOE 為ARM 產生的門控信號， 輸出串接電阻待定。
圖6 IΦ 1, 2, 3, 4; SΦ 1, 2, 3, 4 驅動產生
在RΦ1, 2, 3 產生電路中， 因為其電壓擺幅要求為0~ 12 V, 故給它加以12 V 的電源( 見圖7) 。
評論