ADSP21160實現數字信號處理系統

　　程序加載：ADSP21160需要外接一個14針的JTAG接口，通過使用ADI公司提供的ICE仿真器，從計算機下載編制好的用戶程序，裝入ADSP21160的內部存儲器或外接FLASH中。

　　外部器件選通：ADSP21160配置了/MS3~/MS0四個外部引腳，用于外部器件的選通。在同一時間，只其中允許一個有效(低電平)。這些引腳分別連接于FLASH、SRAM、并串轉換芯片(ST16C550)的使能端，用于選通這些部件以及用于與外部接收機的數據通信。CPLD由于關系到數個器件的邏輯功能，故長期處于工作狀態(使能端直接接地)。

　　3.FLASH加載及外擴存儲器模塊設計

　　FLASH加載模塊：為了系統能夠在上電后自動運行，為ADSP21160配置了外接FLASH。按照ADSP21160的用戶手冊，8位FLASH的數據線接DSP數據線的32_39位，地址線必須從ADDR0開始與ADSP21160相應地地址位直接連接。ADSP21160采用EPROM啟動模式，用/BMS和/MS0相與后連接于FLASH的使能端。

　　外擴存儲器模塊：ADSP21160是高性能的32位浮點處理器，對外最多可使用64位的數據總線。考慮到系統的精度要求及內部數據的處理模式，本系統對外只使用了32位的數據總線。這樣，在外擴存儲器的選擇上，考慮到價格等因素，選用了兩塊256K×16位的SRAM并聯構成32位的外擴存儲器，如圖2所示。

　　在地址線的連接上，和一般的接法梢有不同。由于ADSP21160規定，對外部空間的尋址，其奇地址通過低32位數據線傳遞;偶地址通過高32位數據線傳遞。考慮到在FLASH的連接上使用了DSP數據線的32_39位，為了簡化今后PCB板的布線及充分利用SRAM的存儲空間，在設計中，將ADSP21160的ADDR0的引腳懸空，將其ADDR1引腳與SRAM的addr0管腳相連，ADDR2與addr1相連，以下順次連接。

外部通信接口模塊設計

　　目標板通過一個50針接口與接收機相連，通過RD_REQ、RD_PMT、RD_EN、RD_CLK四根控制信號線進行，從接收機內部開辟的存儲空間讀取數據。

　　在本系統的設計中，其中間運算數據均采用32位浮點數，輸出結果截取8位有效數字，通過并串轉換器(ST16C550)轉換成串行