PCI Express實驗開發平臺與IP

自從2004年PCI-E 1.0a規范之后，主板上就開始有了最新的串行高速PCI-E總線，相比原來的PCI V2.3，PCI-E總線有很大的優勢,首先,PCI-E降低了芯片連接的管腳數量，簡化了PCB板的設計和布局;其次，PCI-E是非共享的串行差分接口，不會出現多個設備共享帶寬的情況，PCI-E x1的理論帶寬為發送、接收各250M字節/秒，PCI-E x4的理論帶寬為發送、接收各1G字節/秒，并且在PCI-E 2.0 協議中會使用5G BPS的更高速的物理層收發器，速度會翻倍。因此，PCI-E總線接口特別適合于超高速的數據傳送，并且會在3年之內完成對PCI接口的替代。我公司根據這一情況，為滿足市場需要，特推出S2300型PCI-E接口FPGA開發實驗平臺，滿足用戶對高速數據傳送的需求。

　　該開發實驗板采用 PCI -E x1 接口，為方便用戶進行自主開發，提供了 80 個可用的 FPGA IO 輸入輸出，用戶可以自行設計應用接插板，如外部 A/D 數據采集，圖象數據處理等系統應用，而不需要對 PCI -E 接口有過多的了解。

　　PCI-E 接口芯片采用了 PLX 公司的 PLX8111BB66BC ，完全支持 PCI -E 1.0A 協議，外部接口最高支持 66M 的工作頻率， 32 位總線的寬度，支持最大 266M 字節 / 秒的突發峰值傳送速度。

　　核心FPGA芯片采用 ALTERA 公司的新型 CYCLONE FPGA 系列， EP1C12Q240C8, 容量分別為 12000 個邏輯宏單元，等效于標準 30 萬邏輯門電路，速度為 -8 ，編譯后系統速度可以達到 100MHz ，可以支持 ALTERA 公司的 SOPC 內核 NIOS2 系統的開發， NIOS2 開發環境編譯后的可執行文件可以通過 PCI 接口下載到開發板上的 FLASH 中去。

　　PCI-E 開發板照片

性能參數：

　　FPGA 的外部總線接口支持 8 、 16 、 32 ， 64 位數據總線，可以直接和 CPU 、 SDRAM 、 FIFO 、

　　SRAM 、外部接口芯片等設備直接相連。

　　以下是 FPGA 開發板內部 IP 核接口 :

　　PCI 總線 2.3 標準， 32 位總線 , 完全 VHDL 源代碼設計提供 ;

　　支持 PCI 66M 總線工作頻率標準;

　　支持 PCI 總線配置讀、配置寫;

　　支持 PCI 總線 IO 讀、 IO 寫;

　　支持 PCI 總線 BUS MASTER 讀、 BUS MASTER 寫;