RF與數(shù)模電路的PCB設(shè)計(jì)之魅（一）

　　RF PCB設(shè)計(jì)瓶頸

　　RF PCB設(shè)計(jì)瓶頸主要有以下幾個(gè)。第一，由于PCB板上的每個(gè)RF模塊可能已經(jīng)被一個(gè)獨(dú)立的RF設(shè)計(jì)小組設(shè)計(jì)出來(lái)，以及每個(gè)模塊可以獨(dú)立進(jìn)行升級(jí)、演變和重利用，因此將整個(gè)電路作為一個(gè)整體來(lái)管理就變得至關(guān)重要，但在任何時(shí)候仍然把這些模塊作為單獨(dú)的電路元件進(jìn)行存取。為了解決這個(gè)問(wèn)題，原理圖和版圖工具必須擴(kuò)展，以支持分層分組電路。通過(guò)這一方法，即使一個(gè)RF電路已經(jīng)在PCB上布好，它仍然可以作為一個(gè)RF電路與其它模塊放在一起，并可以連接到適當(dāng)?shù)?RF設(shè)計(jì)小組進(jìn)行分析。

　　下一個(gè)障礙是如何設(shè)計(jì)地平面。在傳統(tǒng)的設(shè)計(jì)流程中，采用RF金屬來(lái)作為一個(gè)黑箱金屬塊，與地的間隔是手工完成的，因?yàn)檫^(guò)空要經(jīng)過(guò)每一個(gè)地層。當(dāng)RF電路更新后（這是一個(gè)頻繁的操作），裁掉的部分就必須手動(dòng)修改以對(duì)應(yīng)新的電路。對(duì)某些設(shè)計(jì)來(lái)說(shuō)，僅這一編輯過(guò)程可能就要花幾周的時(shí)間。

　　新的綜合設(shè)計(jì)流程

　　RF設(shè)計(jì)工具和PCB設(shè)計(jì)工具之間的綜合一直以ASCII IFF格式文件的雙向轉(zhuǎn)換為基礎(chǔ)。該格式雖能處理部分設(shè)計(jì)數(shù)據(jù)，但還遠(yuǎn)遠(yuǎn)沒(méi)有實(shí)現(xiàn)無(wú)縫的反復(fù)綜合。缺少庫(kù)同步是致命的一個(gè)原因。

　　這種設(shè)計(jì)需求催生出了一個(gè)基于網(wǎng)絡(luò)的工具間的通信，它在RF設(shè)計(jì)和系統(tǒng)級(jí)PCB設(shè)計(jì)間提供一個(gè)動(dòng)態(tài)雙向鏈接（圖1（b））。為支持并行工程處理，多個(gè) PCB工程師可同時(shí)使用同一個(gè)設(shè)計(jì)數(shù)據(jù)庫(kù)，每人都能鏈接一個(gè)或多個(gè)模擬部分。現(xiàn)在，可以采用RF設(shè)計(jì)工具來(lái)設(shè)計(jì)RF模塊，并在恰當(dāng)時(shí)候?qū)⑵渚C合為系統(tǒng)級(jí)原理圖和PCB的一部分，而不再像過(guò)去那樣僅是個(gè)難以琢磨的黑匣子電路。在此階段，可在任一環(huán)境中升級(jí)電路并模擬其效果。

　　將每個(gè)RF電路看作一組對(duì)象，以幫助維護(hù)可追溯性、版本管理和設(shè)計(jì)問(wèn)題。因?yàn)樵O(shè)計(jì)意圖得以保全，所以可實(shí)施任意多次的設(shè)計(jì)反復(fù)，而沒(méi)有時(shí)間成本。此外，因?yàn)榭梢栽谡鎸?shí)系統(tǒng)級(jí)PCB環(huán)境中對(duì)RF模塊進(jìn)行模擬，所以應(yīng)該更詳盡地對(duì)其功能進(jìn)行驗(yàn)證以幫助縮短設(shè)計(jì)周期。