基于DSP的列車應變力測試系統設計方案

存儲器接口設計考慮的主要問題是：如何采用EP2ROM+高速RAM的配置方式來實現存儲子系統。

EP2ROM用來存放測試系統的程序和初始化數據，系統加電運行時，TMS320VC33自動將程序和初始化數據從低速EP2ROM裝載到高速RAM中。裝載完畢后，程序在高速RAM中全速運行。系統中存儲器裝載程序和初始化數據的EP2ROM起始地址為400000h。同時系統中還擴展了64K高速RAM，起始地址為100000h。此外，片選信號由系統中CPLD來實現。

對于TMS320VC33與EP2ROM的接口，系統采用一片AM29F040 (512K×8)實現了8位數據寬度的程序引導。EP2ROM占用的地址空間為400000h~47FFFFh。讀EP2ROM時插入的等待周期由軟件來控制。

TMS320VC33實時運行時的程序和數據都存放在快速RAM中，因此快速RAM與TMS320VC33必須實現零等待接口。根據時序要求，當TMS320VC33工作于60MHz時鐘時，快速RAM的存取速度必須小于13ns。本測試系統采用的快速RAM是IS61LV6416-8T，存取速度為8ns。由于這種快速RAM的數據寬度是16位，而TMS320VC33的數據寬度是32位，因此必須采用兩片構成32位數據寬度，并令寫使能信號與經過譯碼的寫信號相連，輸出使能信號與譯碼后的讀信號相連。測試系統中的快速RAM占用的地址空間為0x100000~0x110000。

通信子系統

在應變力測試系統中，為了把TMS320VC33對采樣信號的處理結果通過串口傳送到PC機顯示或作進一步處理，設計中采用TI 公司的TL16C550擴展異步通信芯片將DSP與PC機相連，以完成測試系統與PC機之間的通信。

在TL16C550與TMS320VC33的串行通信中，雖然可以通過查詢的方式工作，但這樣會降低系統的性能。本設計通過TMS320VC33的RXRDY和TXRDY引腳引入外部中斷，從而使系統工作在中斷方式，保證了TMS320VC33與PC機的高速通信。

此外，本測試系統利用TL16C550的串行通信接口與上位PC機完成信息的交換。此時由于RS-232電路電平與TTL電平不同，因此必須經過電平轉換，設計中采用MAX232A來完成這一功能。

可編程邏輯器件—譯碼模塊

測試系統中的譯碼模塊主要用來實現DSP對片外存儲器、I/O設備進行管理以及根據DSP提供的地址信號，給外部存儲器、I/O設備分配不同的地址空間。對于本測試系統而言，編碼方式主要考慮的是TMS320VC33的接口能力問題。TMS320VC33的地址空間總容量為16M，采用統一編址也不會對存儲器容量造成太大的威脅。另外，TMS320VC33沒有專門的I/O指令和I/O端口總線，因而測試系統中采用的是統一編碼方式，并用ABLE語言

設計譯碼電路。

測試系統軟件設計

測試軟件算法的優劣直接關系著整個測試系統的性能。本測試系統的軟件流程如圖3所示。

測試程序首先進行整個系統的初始化工作。在完成系統初始化后，系統處于查詢狀態，查詢是否完成新的數據采樣，數據采樣程序在中斷程序中完成。當系統完成一次A/D轉換后，向TMS320VC33申請中斷，TMS320VC33響應中斷，在中斷服務程序中讀出轉換結果并設置標志：EXINT=1，通知主程序采樣完成。主程序在查詢到EXINT=1后，對數據進行處理，處理結果通過TMS320VC33的并行口經并/串轉換送給PC機的串口，并把標志EXINT設定為0，開始下一輪采樣等待。

信號完整性