突破電路設計桎梏　32位元MCU功耗再降

物聯網與智慧生活風潮興起，帶動市場對高效能且低功耗的32位元微控制器（MCU）需求增溫，因此微控制器業者已積極從制程和中央處理器（CPU）核心選擇，以及電路設計等層面著手，以降低動態與靜態功耗，并兼顧整體運算效能。

　　傳統的低功耗微控制器（MCU）設計都是以8位元MCU為主，因為8位元內核閾門相對較少，運行或泄露的電流低，售價也相對低廉。然而，許多新興的應用皆需要比8位元內核更大的處理效率。

　　近年智慧生活的抬頭、物聯網的興起，手持式消費性電子產品與無線功能需求愈來愈高、設計愈來愈復雜，要提高性能的同時又要兼顧低功耗，需要有一高性能、低功耗的主控MCU做為平臺。此外，工業上的智慧化也在展開，如遠端監控、數位化、網路化等。簡言之，云端應用和物聯網需求越來越多，已導致產品功能愈來愈復雜，運算需求愈來愈高。

　　2009年安謀國際（ARM）發表32位元Cortex-M0內核，提供MCU廠商一個強而有力的平臺，加上制程微縮技術的進步，嵌入式快閃記憶體制程普及化及降價，主要成本來自記憶體大小及類比周邊和輸入輸出（I/O）接腳數量，中央處理器（CPU）內核的成本差異已大幅縮短，更促進高性價比32位元低功耗MCU的快速發展。

　　運行與靜態耗電量組成MCU功耗

　　在開始討論低功耗MCU設計前，必須先探討MCU功耗的來源，其主要由靜態功耗及運行功耗兩部分組成。實際的應用，須藉由計算平均功耗，決定最后系統功耗性能指標。

　　動態功耗與工作電壓和頻率相關

　　現代MCU已整合相當多的類比周邊，不能單純考量數位電路的動態功耗。MCU運行時的總功耗，由類比周邊功耗和數位周邊的動態功耗相加而得。類比電路的功耗通常由工作電壓及其性能要求指標來決定，如100奈秒傳遞延遲（Propagation Delay）的比較器工作電流可能約為40微安培；當允許傳遞延遲規格為1微秒時，工作電流有機會降到個位數微安培。

　　數位電路的動態功耗主要來自開關頻率、電壓及等效負載電容，其計算公式如下：

　　PDynamic（動態功耗）~f（工作頻率）xCL（等效負載電容）xVDD2（工作電壓）

　　由以上公式可以理解到降低動態功耗最直接的方式，為降低工作電壓及工作頻率，但MCU實際應用面通常要求更寬廣的工作電壓及更高的效能。在降低工作電壓方面，可以選擇更先進的制程，并透過線性穩壓器（LDO）讓CPU內核、數位電路及與接腳輸出入電壓無關的類比周邊在低壓操作；I/O接腳及須與其他外部電路連接的類比周邊，則在較高的系統電壓操作，如此可以兼顧低功耗及寬工作電壓的需求。

　　在降低工作頻率這項參數上，一個設計優良的32位元MCU更能突顯其效能優勢，除了直覺的每秒可執行多少百萬指令（MIPS）比較之外，32位元匯流排也代表更高的資料存取頻寬，能以更低的工作頻率達到相同的效能，進而降低整體功耗。另外，若MCU內建與操作頻率相關的類比周邊，例如石英晶體振蕩電路、嵌入式快閃記憶體或電流式數位類比轉換器（DAC），其電流消耗與轉換頻率成正比，也要納入低功耗MCU的動態功耗設計考量。

　　靜態功耗縮減挑戰重重

　　傳統靜態功耗的定義是指系統時脈源關閉時，數位電路的漏電流，但是在混合訊號低功耗MCU的設計中，要同時考慮下列多種漏電流來源，包含數位電路漏電流、靜態隨機存取記憶體（SRAM）漏電流、待機時已關閉的模擬電路漏電流（例如ADC、嵌入式快閃記憶體）、待機時不關閉的模擬電路工作電流（如LDO、電壓不足偵測（BOD））及I/O接腳的漏電流。

　　由于時脈源已關閉，影響靜態功耗的主要參數為制程、電壓及溫度。也因此，降低靜態功耗必須選擇超低功耗制程，但是低功耗制程通常伴隨較高的Vt，導致低電壓類比周邊設計困難。另外，以MCU