一種超低功耗、容錯的靜態隨機存儲器設計

表1比較了在不同的電源電壓下的最大工作頻率和功耗，其中分析了亞閾值電壓0．3 V，0．4 V，0．5 V以及低電源電壓1 V時的相關數據。從表1可以看出，本文設計的SRAM對于許多低速應用要滿足一定的速度的同時，其功耗也非常低。

在亞閾值電壓下工作的電路設計中，尤其對于存儲器的設計，待機漏電功耗占據了所有功耗的主要部分。表2是在0．3 V的電壓下，三種不同的存儲單元即常規的6T單元，常規DICE單元，本文提出的存儲單元之間待機漏電流的比較。

從表2可以看出，常規DICE單元漏電流是6T單元漏電流的2倍，本文設計的基于DICE結構的存儲單元的漏電流略高于常規DICE單元的漏電流，使其功耗也略高于常規DICE單元的功耗，但是這對于電路的穩定性是有意義的。

圖6顯示了SRAM的仿真波形，從波形可以看出，采用本文設計的存儲單元結構，該SRAM具有穩定的數據輸出，從而保證了SRAM工作的穩定性，同時該結構可以有效地防止單粒子翻轉效應。

4 結語

本文介紹了由16個晶體管組成的存儲單元，這種基于DICE結構的SRAM存儲單元與許多常規的存儲單元相比，提高了電路的穩定性和可靠性。因其工作在亞閾值電壓下，漏電流和功耗相對于常規的DICE存儲單元稍大一些，但它能夠在讀取數據過程中有效地防止單粒子效應對電路的影響。本文提出的存儲單元是為了工作在亞閾值電壓下，此時存儲單元的漏電流遠遠比工作在標準電壓下的漏電流低得多，所以這種存儲單元對于低功耗、高穩定性電路具有廣泛的應用前景，例如在空間技術應用、電路通信、生物醫學以及軍事應用領域中。