電路老化不均勻成為 IC 設計師面對的大問題

工程團隊尋找新的方法來提高可靠性并確保芯片在其預期壽命內的功能性，電路老化成為一個首要的設計挑戰。

在數據中心和汽車中，對可靠性的需求是顯而易見的，芯片故障可能導致停機或損傷。它在移動和消費電子產品中也越來越重要，這些電子產品正被用于家庭健康監測或導航等應用，并且設備的成本一直在上升。但是，老化也需要在代工廠的變化模型、以不同方式對各種組件施加壓力的不同用例、不同的功率和熱曲線的背景下進行評估，所有這些都使得準確預測芯片在一段時間內的狀態變得更加困難。

Cadence 數字與簽核集團研發副總裁 Sharad Mehrotra 說：「代工廠首先提供 SPICE 模型。作為一個行業，我們會弄清楚如何進行庫表征，并努力將其整合到靜態時序分析方法中。這體現在實施中，這些工具也認識到可變性效應，因此可以對器件尺寸、Vt（閾值電壓）等做出正確的選擇，以在給定可變性約束的情況下實現 PPA。隨著設備老化成為首要問題，類似的事情正在發生，尤其是汽車和 HPC 等應用。這些芯片在數據中心環境中承受著巨大的壓力，因此，數據中心提供商必須能夠預測這些芯片在一段時間內的性能，而不僅僅是在剛出廠時。」

可靠性和 PPA 的相互依賴性。來源：Cadence/Arm/Arm DevSummit

這些問題在最先進的節點和復雜的異構封裝中尤為明顯。西門子數字工業軟件公司 Tessent 集團產品營銷總監 Lee Harrison 說：「隨著我們加大設備的力度，我們正試圖從設計中嚴格限制計算能力，在溫度和電壓方面也面臨著各種挑戰。這是一個由來已久的問題，即無論何時設計芯片，都會遇到時間差的問題。從一開始就沒有太多的懈怠，因此我們一直在推動技術的發展，努力讓事情盡快進行。」

最大化性能會加速老化，從而降低可靠性，如何平衡二者是一個挑戰。Fraunhofer IIS 自適應系統工程部的集團經理 André Lange 指出：「關于 IC 老化有不同的觀點。首先，技術人員想知道微觀層面發生了什么，他們希望從有關如何減少設備老化的信息中得出結論，即如何使設備更可靠。然而，在某個時間點，將沒有什么可以進一步改進的。這是第二階段的開始，了解仍需處理的不確定性和老化問題。這通常在技術認證期間進行調查。」

例如，AEC-Q100 要求代工廠研究熱載流子注入、偏置溫度不穩定或時間依賴性介電擊穿的影響。Lange 說：「設計師必須處理這種老化和退化。我們看到，代工廠繼續在其 PDK 中添加精度更高的可靠性模型，使設計人員能夠根據其應用的要求研究其設計的可靠性。雖然 IC 的可靠性多年來一直是汽車領域的一個重要話題，但它在其他細分市場（如工業、醫療甚至消費領域）的重要性正與日俱增。設計師越來越關注老化的影響。然而，仍有挑戰需要解決，包括模型的驗證工作可用性、任務配置文件的定義以及為驗證設置合理的壓力條件。」

一種解決方案是增加更多的定時延遲，以盡量減少電路老化對時序的影響。Mixel 首席執行官 Ashraf Takla 說：「通過使用老化感知的靜態時序分析流程，可以添加額外的降額因子。」汽車等高溫和長壽命應用以及人工智能等高速應用會加速老化效應，這使得仿真變得至關重要。Takla 表示：「需要內置更多的利潤，以應對隨著老化而導致的性能惡化。安全操作區域（SOA）驗證也是強制性的，以確保所有設備都在技術允許的最大限制內運行。在某些情況下，金屬老化是一個問題，還需要進行廣泛的 EM 驗證。」

不同的用例

設備老化的速度通常取決于不同的使用模式。大量使用通常會加速老化，但預測異構設備的使用方式并不總是顯而易見的。Ansys 的產品營銷總監 Marc Swinnen 表示：「電路切換得越多，老化的時間就越長，這給時間安排帶來了挑戰。電路的一部分可能比另一部分老化得更快，因為它使用地更多。現今的方法通常會全面考慮老化問題，就像整個芯片老化和所有東西一樣老化，但這不是現實。各部分的老化不相同，這是一件很難融入流程的事情。」

這也會影響熱梯度。需要計算局部溫度，以及芯片或封裝范圍的溫度和焦耳自熱，當電流在特定導線上引起局部加熱時，就會發生焦耳自熱。Swinnen 解釋說：「它們會比周圍的電路溫度高很多，熱量會散發出來。這是另一個方法論問題。老化晶體管的模型已經存在，而且已經建立得很好了，代工廠做到了這一點，但這本質上不是問題所在。問題在于如何將這些老化信息應用于 2 億個實例的設計，尤其是在存在差異老化的情況下。」

從物理學的角度來看，過熱、過度活動和更高的電壓往往會加速老化，但并不相同。例如，偏置溫度不穩定和熱載流子注入會隨著時間的推移而發生，但速度很慢，而電遷移似乎在加速。訣竅是能夠檢測到這些問題并在正確的時間進行調整。

Synopsys 的杰出架構師 Adam Cron 表示：「為了檢測它們，可以使用過程監視器。我們有溫度傳感器來跟蹤設計內部的情況。路徑裕量監視器可以分散在周圍，特別是在活動區域，如果我們知道該區域在哪里，就可以找到問題，然后隨著時間的推移調整 Vmin 以處理差異或更改頻率，或類似的事情，以處理老化和延遲。最后，可以周期性地使用邏輯 BiST 來捕捉諸如短路和開路之類的問題。」

解決老化問題

老化具有物理和電學兩個方面。西門子定制 IC 驗證部門的首席產品經理 Pradeep Thiagarajan 說：「例如，電壓閾值正在發生變化，源漏通道開始崩潰。還有許多其他現象以不同的方式影響不同的設備，但基本上三個主要影響很突出——HCI、NBTI（負偏壓溫度不穩定性）和 PBTI（正偏壓溫度不穩定性）。」

大型代工廠已經意識到了這些影響，并已采取措施應對這些影響。Cadence 的 Mehrota 說：「許多代工廠現在都支持相當精確的設備老化模型，這就是設備在特定溫度和特定電壓下受到壓力時如何隨著時間的推移而退化。這些設備模型可以在 SPICE 中進行可靠性仿真。如果相同的事件鏈發生，可以使用庫表征，并將靜態時序分析 (STA) 方法結合在一起。一旦我們知道如何用它來做 STA，那么我們就可以在實施工具、ECO、后路由等中進一步優化它。」

老化現象 來源：Cadence/Arm/Arm DevSummit

其中一些是通過標準化的老化模型處理的，該模型考慮了 HCI、BTI 和 PBTI 以及其他老化效應。西門子的 Thiagarajan 說：「如果沒有這一點，所有代工廠和 IDM 都必須嚴重依賴他們自己開發的老化模型。此外，EDA 供應商提供不同的專有老化解決方案。代工廠需要支持所有這些多種解決方案以滿足客戶需求，并且由于缺乏通用的行業接口解決方案，他們需要支持各種模型接口以將老化模型集成到電路模擬器中。EDA 供應商還需要為每個代工廠支持他們自己的獨特接口，因此，存在一種非標準方法，這增加了供應商和最終用戶的復雜性和支持成本。這確實滿足了對行業標準老化平臺的需求，該平臺支持老化建模、老化模擬和分析，以支持任何退化機制。這導致了 OMI（開放模型接口）。」

OMI 始于 2013 年 Si2 緊湊型模型聯盟（CMC）的一項調查。OMI 的第一個版本在五年后發布，基于臺積電的 TMI 接口，該接口為用戶提供了定制 CMC 標準模型以適應其自身應用程序的靈活性但不涉及 CMC 標準型號的實際本機實現。最初的目標是讓代工廠、IDM 和 EDA 供應商能夠支持單一的通用標準接口。

事情并沒有按計劃進行。每個代工廠都有不同的方法，對于不同的模型表達方式沒有單一的標準。Mehrotra 說：「除了 OMI，TMI 和 URI 是當今使用的其他類型的模型。重要的是模擬器可以使用所有這些模型進行可靠性模擬。這部分方法已經非常準確，并且根據代工廠擁有的硅數據進行了很好的校準。因此，鑄造部分相當完善。而不太成熟的是使用這些鑄造模型的方法。」

在 SPICE 仿真中，這很簡單。Mehrota 說：「把一定的壓力條件、溫度、工作周期、電壓放在一起。這些是 NBTI 或 BTI 老化的四個參數。你做一個模擬說，在這些壓力條件下，這就是設備老化的情況。棘手的是，設備在整個運行生命周期中并不是均勻老化的，所以可能會在它的一部分上以一定的電壓和溫度對其施加壓力，然后恢復并執行不同的操作特性。一次模擬不會給出完美的答案。挑戰在于處理設備的可變任務配置文件。」

Ansys 的 Swinnen 補充說，傳統的方法是為零日、1 年、5 年和 10 年創建庫來建立時序。「這樣就可以計算電路在其生命中不同年齡段的時間，但前提是所有部分的年齡都是一樣的。你需要輸入每個塊的預期活動，比如傳輸塊始終處于活動狀態，但其他一些異常塊很少被激活，所以它不會老化太多。這意味著兩個塊之間的任何路徑的源晶體管比其接收晶體管老化得多，因此設置和保持開始變得棘手。需要一種方法來捕獲每個塊或每個區域的活動，然后將正確的庫分配給這些元素，然后使用每個塊的不同時序特征集對其進行計時。」

原則上這是可行的。Swinnen 表示：「只是在實踐中，流量不一定到位。這取決于你想為此付出多少努力來獲得可用的老化流程。在哪里捕捉這種老化活動？溫度也涉及其中。你需要知道這個區塊的平均溫度與那個區塊的平均溫度，這是你需要做的一個完整的熱分析。原則上是可以解決的，只是很復雜，而且必須將大量數據集中到同一個地方并按時處理，這就是問題所在。」

此外，西門子的 Thiagarajan 表示，第一步是在沒有電壓或溫度影響的任何壓力的情況下進行新的模擬。「由此，可以從瞬態分析中獲得基線。第二步是對其施加壓力，例如特定應用所需的極端溫度和電壓條件。一旦運行，就可以根據使用的老化模型查看設備的老化情況，并且可以從該分析中推斷出老化時間并將其反饋回來。第三步是在提前年齡值下運行實際模擬，以查看信號分布在正確時間、下降時間、振幅或時鐘或 DC 信號上的任何偏差的預期退化。作為其中的一部分，還必須考慮器件的自熱方面，因為每個 MOS 器件都可能存在局部發熱。然后，需要評估溫度變化將如何影響老化。」

未來

盡管仍在不斷發展，但如今大多數部分已經到位，以滿足人們對成熟流程節點的理解。但是，在未來的節點以及高級封裝的異構設計中，仍有許多工作要做。Thiagarajan 說：「即使是一些經過生產測試和理解的高級 finFET 工藝節點，其部件也在那里。然而，對于我們現在正在研究的較新的高級節點，當接近 3nm 和 2nm 時，它們確實以更小的通道長度突破了物理的邊界，這些節點需要另一組創新來正確地模擬老化，然后找到增加這些設備壽命的方法。」但隨著更多的定制、更多的選項和功能，這是否會有所改善或變得更困難還有待觀察。至少就目前而言，EDA 公司正在認真研究芯片生命周期中需要什么。挑戰將是擴大規模，到目前為止，沒有人談論如何做到這一點。