Cadence與聯電攜手完成28納米HPC+制程先進射頻毫米波設計流程認證

聯華電子近日宣布Cadence^?毫米波（mmWave）參考流程已獲得聯華電子28納米HPC+制程的認證。透過此認證，Cadence和聯電的共同客戶可利用整合的射頻設計流程，加速產品上市時程。此完整的參考流程是基于聯電的晶圓設計套件（FDK）所設計的，其中包括具有高度自動化的電路設計、布局、簽核和驗證流程的一個實際示范電路，讓客戶可在28納米的HPC+制程上實現更無縫的芯片設計。

經認證的毫米波參考流程，支持Cadence的智慧系統設計?策略，使客戶加速SoC設計的卓越性。高頻射頻毫米波設計除了需要模擬和混合信號功能之外，還需要精確的電磁（EM）提取和模擬分析。此毫米波參考流程基于CadenceVirtuoso^?的射頻解決方案，匯集了業界領先的電路擷取、布局實現、寄生元件參數擷取、電磁分析和射頻電路模擬，以及整合布局與電路布局驗證（LVS）和設計規則檢查（DRC）。該流程還將使用Cadence EMX^?平面3D模擬和Cadence AWR^?AXIEM^?平面3D電磁分析的合并，在可靠的Virtuoso和Spectre^?平臺中，從而提供了射頻電路硅前與硅后高度的自動化和分析性能的能力。

認證的毫米波參考流程包括：

●   透過Virtuoso圖形編輯器、Virtuoso ADE Explorer和Assembler、Spectre X Simulator、Spectre AMS Designer和Spectre射頻選件進行設計獲取和模擬。

●   透過Virtuoso布局套件和物理驗證系統（PVS）設計布局。

●   透過Quantus?擷取解決方案對晶體管層次的連接器進行寄生元件參數擷取。

●   透過EMX或AWR AXIEM 3D平面模擬器對晶體管之間的連接器進行電磁分析，包括被動射頻結構。

Cadence的客制化IC與PCB部門產品管理副總KT Moore表示：“透過與聯華電子的合作，我們共同的客戶可以利用目前領先業界的Virtuoso和Spectre平臺中最先進的功能，同時利用我們的EMX和AWRAXIEM整合式電磁模擬軟件來設計5G，物聯網和汽車應用產品。該流程使得工程師在聯電28HPC+制程技術上，更能精確地預測硅電路的性能，這對于達到產品量產和上市時程的目標至關重要。”

聯華電子憑借AEC Q100汽車1級平臺，及量產就緒的28納米HPC+解決方案能夠滿足客戶從數位到毫米波的各種應用。28HPC+制程采用高介電系數／金屬閘極堆疊技術，將其SPICE模型的覆蓋范圍進一步擴展至毫米波的110GHz，以供用于手機、汽車/工業雷達和5G FWA /CPE的應用。客戶可以利用聯電的毫米波設計套件設計收發器芯片，或整合晶圓專工廠完善的數位和模擬IP來加速其毫米波SoC的設計。

聯華電子硅智財研發暨設計支持處林子惠處長同時表示：“透過與Cadence的合作，開發了一個全面的毫米波參考流程，該流程結合Cadence全面的射頻設計流程與聯電設計套件，為我們在28納米HPC+制程技術的芯片設計客戶提供準確、創新的設計流程。憑借此流程的功能優勢，和熟悉的Virtuoso設計環境，客戶在我們28納米技術上，可減少設計上的反復更迭并更效率地將下一代的創新產品推向市場。”