CEVA發布全新通用混合DSP /控制器架構CEVA-BX 用于物聯網設備中的數字信號處理和數字信號控制

　　CEVA，全球領先的智能和互聯設備信號處理平臺和人工智能處理器IP授權許可廠商 (納斯達克股票交易所代碼：CEVA) ，發布全新的通用混合DSP /控制器架構CEVA-BX，用于滿足語音、視頻、通信、傳感和數字信號控制應用中的數字信號處理的新算法需求。CEVA-BX架構提供電機控制和電氣化所需的通用DSP功能，可將CEVA的市場范圍擴展到新興的汽車和工業市場。目前，這些這些市場領域采用的傳統DSP和DSP協處理性能較低的MPU/MCU不能完全滿足需求。

　　CEVA-BX采用的全新DSP架構結合了DSP內核固有的低功耗和大型控制代碼庫的高級編程和緊湊代碼大小要求。CEVA-BX使用11級流水線和5路VLIW微架構，提供了采用雙標量計算引擎的并行處理、加載/存儲和程序控制，達到2 GHz主頻(基于臺積電(TSMC) 的7nm工藝節點，使用通用標準單元和存儲器編譯器)。CEVA-BX指令集架構(ISA)支持廣泛用于神經網絡推理、降噪和回聲消除的單指令多數據(SIMD)，以及用于高精度傳感器融合和定位算法的半精度、單精度和雙精度浮點單元。

　　Linley Group 高級分析師Mike Demler評論道：“消費產品、汽車、工業和醫療設備越來越多地采用多個傳感器，比如相機、麥克風、環境和運動探測器，這些傳感器生成的數據在通過無線鏈路發送至云之前，先要在設備上進行融合、解讀和處理。在前端處理這些重載DSP工作負載，需要高效地結合控制和DSP功能。CEVA-BX的混合架構可為智能設備提供出色的全面性能，免除了分開的CPU和DSP協處理器。”

　　CEVA-BX采用了先進微處理器架構的關鍵架構準則，比如使用大型正交通用寄存器組來提高C編譯器的效率，通過創新分支預測(BTB)來最小化分支開銷，以及使用硬件循環緩沖器來降低代碼循環功耗，還有完全緩存的內存子系統，以及針對所有標準C類型的原生支持。CEVA-BX的CoreMark / MHz性能達到4.5，這反映了該架構具有出色的控制能力。CEVA-BX客戶可以使用CEVA-Xtend將專有指令添加到架構中以加速專有算法，并利用CEVA的自動隊列和緩沖管理機制來集成協處理器和創建CEVA-BX核心集群。

　　CEVA營銷副總裁Moshe Sheier評論道：“CEVA-BX架構通過提供高性能混合架構，徹底改變了”通用DSP“概念，該架構是以單一計算點完成了智能聯網設備中的常見DSP計算和控制處理負載。CEVA-BX使用高級編程模型和并行處理，解決了傳統專用DSP和控制器的主要性能缺陷和編程難題。”

　　CEVA-BX最初提供兩種配置 - 具有單個32X32位MAC和四個16X16位MAC的CEVA-BX1;CEVA-BX2則具有四個32X32位MAC和八個16X16位MAC，它們也能夠支持16x8位和8x8位MAC操作。CEVA-BX2用于密集型工作負載，比如5G 物理層控制、多麥克風波束成形和用于語音識別的神經網絡，最高處理性能達到每秒16 GMAC。CEVA-BX1用于中低端DSP工作負載，比如蜂窩IoT、協議棧和永遠在線傳感器融合，處理性能高達每秒8 GMAC。CEVA-BX系列使用專用的可信執行模式來解決安全問題，以符合嚴格的安全標準。CEVA-BX系列配有全面的軟件開發工具鏈，包括高級LLVM編譯器、基于Eclipse的調試器、DSP和神經網絡計算庫，以及神經網絡框架支持，比如Android NN API、ARM NN和Tensorflow Lite，以及業界領先的實時操作系統(RTOS)選擇。

　　供貨

　　CEVA現已向主要客戶提供CEVA-BX系列內核，并于2019年第一季末提供通用授權。