Cadence Virtuoso定制IC設計平臺助力WillSemi提升模擬IC設計的穩健性和交付速度

　　楷登電子(美國Cadence公司)今日宣布，WillSemi采用Cadenceò Virtuosoò 定制集成電路設計平臺，增強了模擬集成電路設計的可靠性，并縮短了產品的總體上市時間。較此前部署的行業解決方案，WillSemi采用Cadence定制集成電路設計流程不僅將模擬設計和實現時間減半，總設計周期時間也縮短了三分之一。

　　Cadence定制設計流程工具幫助WillSemi集成電路設計團隊實現了如下目標：

　　· 采用Virtuoso電路原理圖編輯器與Virtuoso版圖套件將總周轉時間縮短30-50%：Virtuoso電路原理圖編輯器內置種類齊全的的，用于各種仿真的，定義明確的元件庫，可以加快模擬電路的設計時間。同時，其便捷的連線功能在大幅縮短電路原理圖創建時間的同時減少錯誤發生。采用Virtuoso版圖套件，WillSemi團隊可以用基于電路原理圖約束條件的方法來提高版圖設計的效率，并提升正確率。

　　· 采用Virtuoso模擬設計環境提高設計穩健性：在保證工程師易上手的同時，可以快速檢測電路設計問題，加快調試進程優化設計效率。

　　· 采用Spectre? 電路仿真平臺增加仿真吞吐量，提高生產效率：采用Spectre? 電路仿真平臺，WillSemi可以在整個設計周期保持設計完整性，增加仿真吞吐量，提高生產效率，。

　　“我們先前的設計流程采用不同EDA供應商的多個產品，很難協調一致地運行，” WillSemi研發副總裁紀剛表示。“Cadence Virtuoso定制集成電路設計平臺更加流暢，幫助我們解決集成電路在設計、驗證和實現過程中面臨的嚴峻挑戰，因此得以將產品更快交付市場，這要歸功于Cadence設計流程的易用和高效，以及Cadence工程師們為我們提供的巨大支持。”

　　Virtuoso定制集成電路設計平臺提供完整的設計解決方案，可以優化生產效率并提高設計質量。該平臺支持Cadence系統設計實現戰略(SDE)，幫助系統和半導體公司高效開發完整、更具差異化的終端產品。