Cadence Virtuoso定制IC設(shè)計(jì)平臺(tái)助力WillSemi提升模擬IC設(shè)計(jì)的穩(wěn)健性和交付速度

　　楷登電子(美國(guó)Cadence公司)今日宣布，WillSemi采用Cadenceò Virtuosoò 定制集成電路設(shè)計(jì)平臺(tái)，增強(qiáng)了模擬集成電路設(shè)計(jì)的可靠性，并縮短了產(chǎn)品的總體上市時(shí)間。較此前部署的行業(yè)解決方案，WillSemi采用Cadence定制集成電路設(shè)計(jì)流程不僅將模擬設(shè)計(jì)和實(shí)現(xiàn)時(shí)間減半，總設(shè)計(jì)周期時(shí)間也縮短了三分之一。

　　Cadence定制設(shè)計(jì)流程工具幫助WillSemi集成電路設(shè)計(jì)團(tuán)隊(duì)實(shí)現(xiàn)了如下目標(biāo)：

　　· 采用Virtuoso電路原理圖編輯器與Virtuoso版圖套件將總周轉(zhuǎn)時(shí)間縮短30-50%：Virtuoso電路原理圖編輯器內(nèi)置種類齊全的的，用于各種仿真的，定義明確的元件庫(kù)，可以加快模擬電路的設(shè)計(jì)時(shí)間。同時(shí)，其便捷的連線功能在大幅縮短電路原理圖創(chuàng)建時(shí)間的同時(shí)減少錯(cuò)誤發(fā)生。采用Virtuoso版圖套件，WillSemi團(tuán)隊(duì)可以用基于電路原理圖約束條件的方法來(lái)提高版圖設(shè)計(jì)的效率，并提升正確率。

　　· 采用Virtuoso模擬設(shè)計(jì)環(huán)境提高設(shè)計(jì)穩(wěn)健性：在保證工程師易上手的同時(shí)，可以快速檢測(cè)電路設(shè)計(jì)問(wèn)題，加快調(diào)試進(jìn)程優(yōu)化設(shè)計(jì)效率。

　　· 采用Spectre? 電路仿真平臺(tái)增加仿真吞吐量，提高生產(chǎn)效率：采用Spectre? 電路仿真平臺(tái)，WillSemi可以在整個(gè)設(shè)計(jì)周期保持設(shè)計(jì)完整性，增加仿真吞吐量，提高生產(chǎn)效率，。

　　“我們先前的設(shè)計(jì)流程采用不同EDA供應(yīng)商的多個(gè)產(chǎn)品，很難協(xié)調(diào)一致地運(yùn)行，” WillSemi研發(fā)副總裁紀(jì)剛表示。“Cadence Virtuoso定制集成電路設(shè)計(jì)平臺(tái)更加流暢，幫助我們解決集成電路在設(shè)計(jì)、驗(yàn)證和實(shí)現(xiàn)過(guò)程中面臨的嚴(yán)峻挑戰(zhàn)，因此得以將產(chǎn)品更快交付市場(chǎng)，這要?dú)w功于Cadence設(shè)計(jì)流程的易用和高效，以及Cadence工程師們?yōu)槲覀兲峁┑木薮笾С帧！?/p>

　　Virtuoso定制集成電路設(shè)計(jì)平臺(tái)提供完整的設(shè)計(jì)解決方案，可以優(yōu)化生產(chǎn)效率并提高設(shè)計(jì)質(zhì)量。該平臺(tái)支持Cadence系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)戰(zhàn)略(SDE)，幫助系統(tǒng)和半導(dǎo)體公司高效開發(fā)完整、更具差異化的終端產(chǎn)品。