透過設計實例揭秘FPGA電源的N個考慮事項

　　引言

　　FPGA是一種提供許多邏輯單元和其他功能（如收發器、PLL和用于復雜處理任務的MAC單元）的器件。FPGA現在變得非常強大，有效地為它們供電是設計的一個重要方面，這一點常常被低估。

　　本文分析了針對FPGA的電源要求，提供了關于如何將其放在PCB上和放在什么位置的指導，并通過一個設計示例讓讀者熟悉設計步驟，設計當中FPGA所在的系統由12 V總線供電，這是來自市電供電SMPS的主輸出。

　　功耗估算器和電壓要求

　　FPGA設計的一個重要方面是確定所需電壓要求和每個電壓軌的電流要求。各大FPGA廠商都提供了綜合性計算器來幫助確定這些要求，考慮因素包括器件工作頻率、所用門電路數量以及門電路的切換率。例如，Altera提供了PowerPlay Early Power Estimator，Xilinx提供了XPower Analyzer。

　　表1包含Altera和Xilinx器件需要的一些典型電壓軌，分為三個核心電壓：I/O電壓、收發器電壓和輔助電壓。

　　POL和配電系統

　　核心電壓較低的FPGA需要高電流、高精度和最小紋波。為實現這一目標，去耦電容器的位置應當盡量鄰近FPGA，使去耦通路中的ESR和ESL最小。

　　另一種合適做法是將POL穩壓器放在盡量鄰近器件的位置，但不影響FPGA的輸入和輸出路徑。更高的工作頻率和控制、驅動器與MOSFET和集成度有助于實現緊湊的布局。小解決方案占位面積允許將穩壓器放在FPGA的近旁，從而改善穩壓器瞬態響應。圖1提供了來自Vishay microBUCK產品的一種3 A穩壓器示例。

　　圖1： 階躍響應為SiP12107。VIN = 5 V，VOUT = 1.2，Fsw = 2 MHz；20 kHz時條件下負載階躍 = 0 - 3 A；L = 330 nH，CIN = 22 μF，COUT = 22 μF；黃色 = VOUT，藍色 = 電流。

　　從圖中可以看出，在22 μF （0805） 最小輸入和輸出電容時，階躍響應為37 mV Pk-Pk（負載還有一些電容）。

　　穩壓器使用電流模式恒定導通時間 （CM-COT） 拓撲結構，且不需要通過外部紋波抑制來提供穩定性。這可以幫助降低元件數量和提供優異的瞬態響應。

　　選擇合適的穩壓器

　　在選擇穩壓器時，首要選擇標準之一是所要求的輸入工作電壓。其次應當檢查電流要求。在最終備選器件名單確定后，再對一些特性進行檢查，如工作頻率范圍、低電流模式省電量等，這樣設計人員就能確定最適合應用的器件。

　　多家開關穩壓器供應商現在都提供在線仿真工具來輔助電源設計。例如，Vishay穩壓器有PowerCAD在線仿真工具支持。在使用上述方法分析了可選器件之后，在線仿真工具可讓用戶快速完成設計（參見圖2的仿真電路原理圖）。這個步驟完成后，接著可以檢查工作波形，如啟動、階躍響應及穩態工作，以了解電流和電壓幅值。該仿真器的特性還包括高效率、所有元件損耗的細分類目以及BOM生成器。

　　圖2：Vishay PowerCAD軟件仿真電路原理圖

　　初始設計過程示例

　　我們以選擇時鐘速度為362 MHz的Cyclone IV EP4CGX75為例。

　　1.使用PowerPlay確定每個電源軌的電流要求。在此例中，我們只對輸出端具有最差情況負載時的FPGA供電進行分析。表2列出了從早期估算器軟件得到的設計技術規格。

　　表2：來自Altera PowerPlay的設計技術規格

　　2.現在可以選擇器件。從表2可以看出，器件的核心電壓在電流為5 A時是1.2 V。另外還有來自這個電壓軌的另一個1 A要求，使得來自該電壓軌的總電流要求為6 A。實際上，其他兩個電壓也是這樣，并且導致圖3所示的電源架構。

　　圖3：示例解決方案

　　3.運行Vishay PowerCAD仿真器，得到表3中的結果。

　　這些仿真與最終設計在效率方面的差異不超過1%。雖然它們不能取代詳盡的設計過程，但有助于設計人員在費時費力完成硬件設計任務前快速了解可能得到的結果。

　　作者：Owain Bryant，Vishay Siliconix產品應用工程師

　　——本文選自電子發燒友網09月技術特刊《智能工業特刊》，轉載請注明出處，違者必究！