基于NIOS Ⅱ處理器的數(shù)字信號(hào)解碼器設(shè)計(jì)
作者：
時(shí)間：2017-06-05
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
介紹了一種基于NIOS Ⅱ?qū)崿F(xiàn)數(shù)字信號(hào)解碼器的方法，該系統(tǒng)由FPGA 和相應(yīng)接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構(gòu)成片上系統(tǒng)( SOC) ，可以將串行輸入的不歸零PCM 碼轉(zhuǎn)換為可分析的8 位并行碼，并通過(guò)上位機(jī)軟件顯示解碼結(jié)果。
基于NIOS_的解碼器設(shè)計(jì)與實(shí)現(xiàn).pdf
評(píng)論