- 介紹了一種基于NIOS Ⅱ實現數字信號解碼器的方法，該系統由FPGA 和相應接口電路組成，將NIOS Ⅱ嵌入式軟核CPU 集成到FPGA 中構成片上系統( SOC) ，可以將串行輸入的不歸零PCM 碼轉換為可分析的8 位并行碼，并通過上位機軟件顯示解碼結果。
- 關鍵字：
數字信號解碼器 嵌入式軟核CPU FPGA
嵌入式軟核cpu介紹
您好，目前還沒有人創建詞條嵌入式軟核cpu!
歡迎您創建該詞條，闡述對嵌入式軟核cpu的理解，并與今后在此搜索嵌入式軟核cpu的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
