Cadence推出用于早期軟件開發的FPGA原型驗證平臺Protium S1

　　楷登電子(美國 Cadence 公司)今日發布全新基于FPGA的Protium? S1原型驗證平臺。借由創新的實現算法，平臺可顯著提高工程生產效率。Protium S1與Cadence? Palladium? Z1企業級仿真平臺前端一致，初始設計啟動速度較傳統FPGA原型平臺提升80%。Protium S1采用Xilinx? Virtex? UltraScale? FPGA技術，設計容量比上一代平臺提升6倍，性能提高2倍。產品正式發布之前，Protium S1已被網絡、消費者類和存儲類市場多家廠商先期采用。如需了解更多詳情，請參訪www.cadence.com/go/protium-s1。

　　“Cadence Protium S1平臺可以確保多至數以百計的軟件開發者在開發流程的最早階段，就能專注于設計驗證和軟件開發，而不是原型驗證。“Xilinx公司系統軟件、集成和驗證事業部資深總監Peter Ryser談到，“結合Cadence Palladium Z1硬件仿真加速平臺的標準流程，使開發更平滑的從硬件仿真過渡到原型驗證，大大提升了我們的效率。”

　　“作為以太網、InfiniBand智能互聯解決方案與服務器、存儲和超集聚基礎架構的領先供應商，我們設計復雜度的持續增加，對驗證環節提出了更嚴苛的要求。” Mellanox Technologies公司硅工程副總裁Alon Webman講到，“Cadence Protium S1平臺與Palladium Z1硬件加速器憑借其業界領先的一致性，使我們能夠優化硬件加速和FPGA原型驗證之間的平衡。由于Protium S1平臺進行硬件回歸和軟件開發的速度遠高于硬件仿真，使得我們可以將Palladium Z1硬件加速器更加專注地用于硬件和軟件驗證領域的更高價值使用模式。”

　　Protium S1平臺憑借以下優勢來助力設計師進一步提高生產力：

　　· 超高速原型設計：Protium S1平臺具備先進的存儲單元建模和實現能力，可將原型設計啟動時間從數月降至數日，大幅提前固件開發日程。

　　· 方便使用與采納：Protium S1平臺和Palladium Z1共享一套通用編譯流程，現有編譯環境的重復利用率最高可達80%;兩個平臺之間保持前端流程高度一致。

　　· 創新的軟件調試能力：Protium S1平臺提供多種提高固件和軟件生產力的功能，包括存儲單元后門讀寫、跨分區轉存波形、force-release語句，以及運行時鐘控制。

　　“近幾年來，業界愈加注重早期軟件開發，從而進一步縮短整體項目時間，這也是我們開發更先進的硬件仿真和 FPGA 原型設計平臺的動力所在。”Cadence公司高級副總裁兼數字與簽核事業部、系統與驗證事業部總經理Anirudh Devgan 博士表示。“Protium S1 為軟件開發團隊提供完整必需的軟硬件組件、全面集成的實現流程、更快的設計啟動時間和最先進的調試能力，使其可以提前數月交付更具吸引力的終端產品。”

　　Protium S1是Cadence驗證套件家族的新成員，全面符合Cadence系統設計實現(SDE)戰略，該戰略的宗旨是幫助系統和半導體設計公司以更高的效率生產更完整、更具競爭力的終端產品。該驗證套件搭載最先進的核心引擎，采用驗證互聯技術及方案，幫助客戶優化設計質量，提高生產力，滿足不同領域和應用的驗證需求。

　　相關信息：Cadence 同時發布了另一款驗證套件引擎 ——業界第一個產品化的第三代多核并行仿真平臺Xcelium? 。如需了解有關Xcelium仿真平臺的更多內容，請參訪www.cadence.com/go/xcelium。