新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > FPGA最小系統電路分析:高速SDRAM存儲器接口電路設計

        FPGA最小系統電路分析:高速SDRAM存儲器接口電路設計

        作者: 時間:2016-10-18 來源:網絡 收藏

        高速存儲器接口電路設計

        本文引用地址:http://www.104case.com/article/201610/308587.htm

        可作為軟嵌入式系統的(NIOS II)的程序運行空間,或者作為大量數據的緩沖區。是通用的存儲設備,只要容量和數據位寬相同,不同公司生產的芯片都是兼容的。

        一般比較常用的SDRAM包括現代HY57V系列、三星K4S系列和美光MT48LC系列。例如,4M×32位的SDRAM,現代公司的芯片型號為HY57V283220,三星公司的為K4S283232,美光公司的為MT48LC4M32。這幾個型號的芯片可以相互替換。SDRAM典型電路如圖2.9所示。

        圖2.8  AS模式原理圖

        圖2.8 AS模式原理圖

        圖2.9 SDRAM典型電路



        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 城步| 平原县| 巴里| 平南县| 宜州市| 平和县| 阳高县| 泸溪县| 固原市| 兰坪| 上犹县| 湛江市| 巧家县| 永年县| 左权县| 青龙| 酉阳| 阿瓦提县| 靖宇县| 迁西县| 大安市| 古浪县| 师宗县| 金阳县| 淮阳县| 满洲里市| 井陉县| 通山县| 顺平县| 汉阴县| 昆山市| 前郭尔| 苏州市| 微博| 焦作市| 乐业县| 阿瓦提县| 漠河县| 武义县| 惠州市| 成都市|