新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > FPGA最小系統電路分析:高速SDRAM存儲器接口電路設計

        FPGA最小系統電路分析:高速SDRAM存儲器接口電路設計

        作者: 時間:2016-10-18 來源:網絡 收藏

        高速存儲器接口電路設計

        本文引用地址:http://www.104case.com/article/201610/308587.htm

        可作為軟嵌入式系統的(NIOS II)的程序運行空間,或者作為大量數據的緩沖區。是通用的存儲設備,只要容量和數據位寬相同,不同公司生產的芯片都是兼容的。

        一般比較常用的SDRAM包括現代HY57V系列、三星K4S系列和美光MT48LC系列。例如,4M×32位的SDRAM,現代公司的芯片型號為HY57V283220,三星公司的為K4S283232,美光公司的為MT48LC4M32。這幾個型號的芯片可以相互替換。SDRAM典型電路如圖2.9所示。

        圖2.8  AS模式原理圖

        圖2.8 AS模式原理圖

        圖2.9 SDRAM典型電路



        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 唐海县| 丰镇市| 闽清县| 郓城县| 桐乡市| 双流县| 正定县| 邹城市| 丰原市| 闻喜县| 汝阳县| 梅州市| 贵定县| 沙河市| 盐边县| 东源县| 桓台县| 枣强县| 新和县| 泸定县| 鹤峰县| 永清县| 阜城县| 龙川县| 尤溪县| 都匀市| 乐平市| 稻城县| 诏安县| 凤冈县| 长海县| 宜宾县| 论坛| 玉林市| 综艺| 恩施市| 宾阳县| 陆良县| 仁怀市| 岚皋县| 兰坪|