基于FPGA的可調(diào)信號發(fā)生器

4 編譯下載
在將設(shè)計下載到DE2-70開發(fā)板進(jìn)行驗(yàn)證之前，首先要進(jìn)行引腳鎖定，通過Assignments Editor依次對所有15個引腳進(jìn)行鎖定，其中PIN_-AA23和PIN_AB26分別對應(yīng)control[0]和control[l]DE2-70開發(fā)板上的SW0和SWl控制4種波形的選擇，具體引腳鎖定如圖5所示。

將編譯產(chǎn)生的下載文件(．sof)配置進(jìn)FPGA中，通過選擇DE2-70開發(fā)板的JTAG方式和USB BlasterⅡ編程線進(jìn)行編程下載，為使用嵌入式邏輯分析儀實(shí)時測試所設(shè)計的信號發(fā)生器做好準(zhǔn)備。

5 綜合分析
SignalTapⅡ嵌入式邏輯分析儀提供了一種對器件進(jìn)行實(shí)時測試的方法，它可以隨設(shè)計文件一起下載到目標(biāo)芯片中，用以捕捉目標(biāo)芯片中有關(guān)信號節(jié)點(diǎn)處的信息，而不影響芯片的正常工作。SignalTapⅡ?qū)y試得到的信號暫存于目標(biāo)器件的片內(nèi)RAM中，再通過器件的JTAG端口和USBBlasterⅡ編程線將采得的信號傳出，以供計算機(jī)分析。
下載成功后，設(shè)定DE2-70開發(fā)板的工作模式和恰當(dāng)?shù)目刂菩盘枺褂嫈?shù)器正常工作(inclock頻率設(shè)為750kHz)，啟動SignalTapⅡ進(jìn)行測試，通過改變輸入控制信號得到如圖6所示的4種信號波形圖。改變i的取值，可看到信號頻率也會隨之變化。

6 結(jié)束語
本設(shè)計充分利用FPGA具有的靜態(tài)可重復(fù)編程和動態(tài)可系統(tǒng)重構(gòu)的特性，使得硬件功能像軟件一樣通過編程修改，從而提高開發(fā)效率，縮短研發(fā)周期。測試結(jié)果表明：系統(tǒng)軟件模擬數(shù)據(jù)和理論定制波形相吻合，頻率調(diào)節(jié)方便，僅在波形光滑程度上存在很小誤差，但這不影響設(shè)計結(jié)果、波形的觀察和測量以及該可調(diào)信號發(fā)生器的使用。通過增加采樣點(diǎn)的數(shù)量及提高程序語句的精確與簡練度，可減少誤差影響。