應對百萬門級系統級芯片驗證挑戰的可擴展解決方案

軟件模擬是模塊級驗證的理想選擇，因為其周轉速度非常迅速，糾錯能力較強。硬件/軟件協同驗證能夠將嵌入式軟件帶入驗證流程之中，為加速處理器、記憶體以及總線運算提供途徑。它也可以作為測試平臺開展硬件驗證。

基于處理程序的協同建模提供了大量多樣化解決方案，使系統驗證成為可能。協同建模適用于在高級、抽象測試平臺與載入仿真器的 整個芯片的RTL實施之間建立鏈接。在線仿真在真實系統中提供高能力和高性能驗證。仿真為設計人員帶來自信，確保他們的芯片將在實際系統中正確發揮功能。

形式驗證(等效性檢查)的能力和速度能夠確保在設計流后續階段作出的修改不會改變其意圖行為。有必要指出的是，高性能、硬件協助或軟件導向解決方案對在系統級環境中實現驗證完整性具有關鍵性作用。

各抽象層次之間的可擴展性

我們非常有必要推動某些方面的功能驗證工作向前發展，使其成為設計流程初步階段的一部分。為了實現這一點，我們必須利用更高層次模型和處理程序(圖3)使驗證工作變得更為抽象。

在設計流中前移驗證的好處在于：處于這個階段的模型的編寫速度較快，具有較大生產能力，因此可以通過建設性方式影響設計決策。抽象工作可以加速驗證進行，它能夠剔除無關信息，縮短開發時間，加快糾錯進程，并使得測試平臺更易重復使用。

就復雜的系統級芯片而言，如果所有事情都在RTL或門層次上完成則太過費時和困難，我們在這兒絕對有必要在設計中使用更為抽象的表示方法。這并不僅僅是針對設計的，也同樣有益于測試平臺。

這種多層次抽象戰略要想行之有效，不僅需要必要的工具支持，知識產權(IP)因素也同等重要。如果設計人員無法通過模型在各 個抽象層次之間切換并建立聯系的話，那么多抽象模擬就無用武之地。多抽象解決方案將技術與知識產權組合在一起。針對設計的主要接口使用一系列處理程序時， 分層次驗證才變得可能。它允許在各種抽象層次上混合各種設計說明。處理程序可以組合為一個測試平臺或環境，用于檢查某項實施是否符合高層次模型。

本策略的優勢是它無需在一個抽象層次上包含所有模型。這種靈活性允許設計團隊混合并匹配在規定時間內所能獲得的一切，提供相對于執行時間的必要層次解析。

基于處理程序的接口可以將所有抽象系統模型鏈接至設計，提供一個理想的系統層次測試平臺。例如，運用基于處理程序的模擬，某 團隊可以在高抽象層次上作出系統定義。然后，它們將在高層次系統定義中提取某個層次或某個模塊，運用處理程序投入工作所必需的知識產權，替代它們進入更為 詳細的實施模型中。

他們可以在系統原位置處將模型作為即時測試平臺運行。該團隊就可以立即將現有測試平臺投入實際使用，從而向該模塊提供自然的刺激。其結果是，驗證生產力提高，設計信心提高。

抽象層次

系統級驗證所必需的可擴展解決方案應在整個電子系統中支持抽象：模塊、子系統、完整芯片以及系統層次。

模塊層次：在模塊層次上，設計人員的關注重點是功能和時序的細節情況，這樣他們就能夠保證這些模塊符合技術規范，不存在明顯 問題。其目標是盡可能多地查找錯誤，因為這在設計流程中是查找這些錯誤的最廉價和最快速階段。模擬和數字交互作用在模塊層次上進行驗證。功能和代碼得到全 面演練，驗證移交應考慮在這一階段進行。由于HDL仿真技術易于使用且具糾錯能力，因而成為理想的工具。

模擬/混合信號模 塊：系統級芯片設計的能力在不斷提升，模擬和混合信號元器件不斷加入其中，因此要求模擬環境能夠具備與數字邏輯相同的、必需的驗證功能。與模擬HDL行為 模擬以及模擬原始模塊的Spice模擬順利實現接口，允許數字和模擬元器件的模擬工作實現同步，并能夠在相同的糾錯環境中查看。

子系統層次：所有模塊均已驗證后，隨后進行模塊集成，涉及對各模塊組或整個芯片進行集成。在子系統階段，模塊間通信、控 制、時序和協議對功能而言具有重要意義；因此，檢查協議或應用斷言以驗證總線處理程序的工具就能發揮作用。硬件斷言或仿真可以運用HDL、C或 SystemC 以及Verisity等其它高層次測試平臺語言布署在這一階段。

系統級芯片層次：系統級芯片層次驗證涉及各模塊與后端流程的其余部分進一步集成，其中包括設計的物理實現。在設計人員將較小模塊集成進入越來越大模塊的過程中，需要模擬的內容日益增多，測試時間日益延長，并且需要開展更多模擬來驗證設計。

這對多種驗證方法提出了要求，比如芯片和系統功能測試。它還要求驗證布圖、時鐘樹或DFT插入會否引入意外更改。等效性檢查工具可以驗證整個大規模設計，并在每次修改設計后迅速糾錯，無需再運行眾多漫長的模擬。

除了等效性檢查之外，我們還可能在這一流程中使用硬件加速仿真器和多CPU并行仿真，以確保更改設計期間沒有造成任何破壞。 多CPU并行仿真將會縮短測試時間，獲得非常高的吞吐能力。就較長時間測試而言，出于驗證大規模芯片設計的能力考慮，硬件仿真是我們的首選方法。硬件加速 仿真器和多CPU并行仿真是互為補充的解決方案，可以在不同的環境中得到有效使用。

絕大多數系統級芯片器件都包含必須驗證的嵌入式軟件，其中包括應用代碼、實時操作系統(RTOS)、器件驅動程序、硬件診斷以及啟動ROM代碼。功能仍然重要，但吞吐能力以及其它系統級事宜可能也需要獲得驗證。運行大量軟件通常意味著長時間模擬作業。

硬件/軟件協同仿真解決方案提供降低總體負擔的途徑，同時也提供高效能糾錯和分析環境。即便就較長運行時間而言，該設計可能也需要部分或全部移入硬件解決方案之中，但應該保留相同或相當的糾錯環境，這樣就可以最大限度減少上述執行環境中的遷移。

改進的糾錯解決方案

為支持可擴展驗證解決方案，糾錯工具必須實現集成，在各個抽象層次上保持前后一致，在各個可擴展性工具之間保持一致。其目標 是加快速度發現錯誤、跟蹤捕獲故障原因、修復故障，并最大限度縮短反饋時間，將反復回路減少到最低限度。目前，無論是設計團隊還是驗證團隊，都將超過 50%的時間用在糾錯上，因此這一領域的改進可能對縮短產品上市時間產生重大影響。