ARINC429總線收發器芯片DEI1016的原理及應用

關鍵詞：ARINC429；差分輸出；FIFO；可編程器件

１　概述

目前，ＡＲＩＮＣ４２９收發器主要以Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ公司的ＤＥＩ１０１６及ＢＤ４２９來配套使用。其中ＤＥＩ１０１６提供有標準航空串行數據和１６ｂｉｔ寬數據總線接口。該接口電路包括一個單通道發送器、兩個獨立的接收通道和可選擇操作方式的可編程控制器。

發送器電路包括一個發送緩存器和一個控制邏輯，發送緩存器是一個８３２ｂｉｔ的ＦＩＦＯ，而控制邏輯則允許主機給發送器寫數據塊，并通過主機使能發送器來使該數據塊自動發送出去。數據在ＴＴＬ電平格式下經過ＢＤ４２９電平轉換器后發送出去。而每一個接收通道都可以直接連接到ＡＲＩＮＣ４２９數據總線，而不需要電平轉換。

２ 引腳功能

ＤＥＩ１０１６芯片的引腳圖如圖１所示。下面是ＤＥＩ１０１６的主要特點：

●兩路接收和一路發送；

●環繞自測試模式；

●數據字長為２５ｂｉｔｓ或３２ｂｉｔｓ格式；

●接收數據時進行校驗，發送數據時產生校驗；

●具有８３２ｂｉｔ的發送緩存；

●采用低電源工作；

●支持多路復用ＡＲＩＮＣ數據總線（如４２９、５７１、５７５、７０６）。

３　電路原理

ＤＥＩ１０１６的復位是低電平有效，外部工作時鐘為１ＭＨｚ。具有二路接收（第一路接收和第二路接收）和一路發送。要使電路正常工作，發送時需要和ＢＤ４２９配合。ＢＤ４２９是滿足ＡＲＩＮＣ４２９規范的、雙極數據輸入線驅動器。ＤＥＩ１０１６為前級輸出，ＢＤ４２９為差分輸出。設計時，ＢＤ４２９地周圍要接兩個６８ｐＦ的電容才能正常工作，而且這兩個電容至關重要。ＤＥＩ１０１６由三個基本單元組成，第一部分為接收通道，第二部分為發送通道，第三部分為主機接口。其電路結構框圖見圖２所示。

３．１ 接收通道

接收通道包括線接收器、數據接收、數據時鐘、源／目標碼譯碼器、校驗控制位、數據通道和數據錯誤條件等電路。

線接收器的前端是一個電平轉換器，最常用的就是ＢＤ４２９。它可以把１０Ｖ的數據信號轉換為５Ｖ內部邏輯電平。

接收數據時，接收到的每一位數據的開始位首先被檢測，外部提供的工作時鐘（１ＭＣＫ）為１ＭＨｚ，內部接收和發送速率可以設置為十分之一或八十分之一（即１００ｋｂｐｓ或１２．５ｋｂｐｓ）。讀接收器的任一個字時，一般都需要檢測收到的信息數據的校驗位。初始化時，可以設置字長為３２Ｂｉｔ或２５Ｂｉｔ。其３２Ｂｉｔ字長格式如圖３所示。

為了訪問接收器的數據，首先應設置接收器數據選擇輸入端（ＳＥＬ）為邏輯“０”，并通過脈沖使輸出使能端?ＯＥｎ?也置為“０”，以使得數據字１被送入到數據總線上；同樣，數據字２也被放到數據總線上。當字１、字２被讀走以后，數據準備好信號?ＤＲｎ?被復位，復位后，該信號處于三態；如果新數據到了，而以前的數據又沒有被讀取，此時如果數據準備好信號沒有復位，則新數據不能覆蓋ＦＩＦＯ中的數據；如果一個完整的數據沒有讀完就出現錯誤，接收器將復位，同時忽略該數據或者該幀數據。如果希望測試該芯片是否正常工作，也可以通過設置為自測試模式，即將ＤＥＩ１０１６的發送直接在內部接到第一路接收，并將反相接到第二路，然后發送數據，并比較發送和接收，以判斷ＤＥＩ１０１６的工作狀況。３．２ 發送通道

發送通道包括８３２ｂｉｔ ＦＩＦＯ、校驗產生器、發送器定時器和一個ＴＴＬ輸出電路。其中８３２ｂｉｔ ＦＩＦＯ 可由用戶進行操作（如裝載、使能、非使能等）；通過裝載發送器數據字（ＬＤ１）或者（ＬＤ２）脈沖沿可以把第一個１６位字（字１）或第二個１６位字（字２）放到數據線上；ＬＤ１總是先于ＬＤ２。如果緩存已滿且新數據已被ＬＤ１和ＬＤ２脈沖沿打入，緩存里的最后一個３２位字將被覆蓋；而當ＥＮＴＸ為邏輯“１”時，ＦＩＦＯ時鐘被激活，同時，數據被串行移到發送器驅動器上；然后在發送時鐘（ＴＸＣＬＫ）１ＭＨｚ下通過ＤＯ?Ａ?和ＤＯ?Ｂ?差分輸出，ＤＥＩ１０１６和ＢＤ４２９連接見圖４所示。

３．３ 主機接口

ＣＰＵ外圍Ｉ／Ｏ設備的接口芯片一般都有片選、讀、寫信號和選擇片內寄存器的若干地址線。但ＤＥＩ１０１６有點特殊，它的每一個寄存器操作信號都需要對ＣＰＵ信號進行譯碼產生。因此，選擇ＣＰＵ時，最好直接選擇外部數據總線為１６Ｂｉｔ以上的ＣＰＵ，如ＴＩ公司的ＴＭＳ３２０Ｆ２４０等。

４?。模牛桑保埃保兜膽?/B>

４．１ ＤＥＩ１０１６與ＢＤ４２９ＨＷ的連接

ＤＥＩ１０１６的應用主要是數據通訊。它一般和ＣＰＵ、可編程器件一起形成智能通訊模塊，圖５是由ＤＥＩ１０１６構成的數據通訊系統原理圖。該數據通訊模塊的控制邏輯以ＣＰＵ提供的Ｉ／Ｏ操作信號ＩＳ和讀寫信號ＲＤ、ＷＲ以及地址Ａ２、Ａ１為輸入來為ＤＥＩ１０１６產生操作信號，如讀第一路接收數據寄存器信號 ＲＤ４２９Ａ、第二路 ＲＤ４２９Ｂ、發送低字選通信號 ＷＲ４２９ＬＷ、高字 ＷＲ４２９ＨＷ、發送使能控制 ＴＸ４２９ＥＮ等?？刂七壿嫼停茫校胀瑫r監視ＤＥＩ１０１６的３個狀態信號，包括第一路接收準備好信號 Ｒｘ１ＲＤＹ、第二路Ｒｘ２ＲＤＹ和發送準備好Ｔｘ４２９ＲＤＹ。這些狀態信號一方面可供軟件查詢，另一方面可由控制邏輯產生 ＩＮＴ中斷請求。ＤＥＩ１０１６和ＣＰＵ接口比較簡單，發送時經常和ＢＤ４２９配合使用。

一般情況下，作為Ｉ／Ｏ外設的ＤＥＩ１０１６的讀寫速度要比ＣＰＵ慢，因此，應該用一個狀態機進行速度匹配以便為ＣＰＵ產生ＲＥＡＤＹ信號。在發送使能信號ＴＸ４２９ＥＮ的控制下可以簡單地把發送準備好信號 ＴＸ４２９ＲＤＹ反相后輸出。亦即只要ＤＥＩ１０１６發送器有空閑，就允許發送。ＤＥＩ１０１６的發送器包括一個ＦＩＦＯ，它可以存儲８個３２－Ｂｉｔ的４２９數據字。當ＣＰＵ填充ＤＥＩ１０１６的發送ＦＩＦＯ字數達到自定數目?如８個?時，系統將使能發送以發出ＦＩＦＯ中的數據。其實現邏輯用Ａｂｅｌ語言簡寫如下?

ＩＳ，ＲＤ，ＷＲ ｐｉｎ；

／／ ＣＰＵ方的Ｉ／Ｏ操作、讀寫信號，皆為低有效．

ＩＯＡｄｄｒ＝[Ａ２，Ａ１，Ｘ]；

／／ ＣＰＵ方Ｉ／Ｏ地址

ＥＮＴＸ４２９Ａ＝?。裕兀矗玻梗粒遥模?；

／／ ＡＲＩＮＣ４２９ 發送使能．

／／ 讀 第一路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．

?。遥模矗玻梗?＝?。桑?＆ ！ＲＤ ＆ （（ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＬＷ） ＃ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＡＨＷ））；

／／ 讀 第二路 ＡＲＣＩＮ４２９ 接收寄存器 高低字．

?。遥模矗玻梗?＝ ！ＩＳ ＆ ?。遥?＆ （ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＬＷ） ＃ ?ＩＯＡｄｄｒ ＝＝ ＲＸ４２９ＢＨＷ）；

／／ 寫 第一路 ＡＲＣＩＮ４２９ 發送寄存器 高低字．

?。祝遥矗玻梗粒?＝ ?。桑?＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＬＷ）；?

！ＷＲ４２９ＡＨ ＝ ?。桑?＆ ！ＷＲ ＆ （ＩＯＡｄｄｒ ＝＝ ＴＸ４２９ＡＨＷ）；

／／ 寫 ＤＥＩ１０１６ 控制寄存器．

?。祝遥矗玻梗粒茫?＝ ！ＩＳ ＆ ?。祝?＆ （ＩＯＡｄｄｒ ＝＝ ＣＲ４２９Ａ）；

?。桑危?＝ ?。遥兀保遥模?＃ ！ＲＸ２ＲＤＹ；

／／ ２路接收準備好?共享中斷請求．

……

４．２ 兩路接收中斷共享算法

該模塊有一路發送和兩路接收。發送數據不需要用中斷來解決。而當２路接收共享一個中斷時，可能會出現覆蓋而丟掉某一路數據的情況，也可能使邊沿觸發的中斷失效而不再接收任何數據。其波形示意圖如圖６所示。圖中，在Ａ點，當第一路準備好Ｒｘ１ＲＤＹ為低時 （Ｌ），ＸＩＮＴ有效以引起中斷，ＣＰＵ響應中斷處理，同時在ＡＢ之間判定為第一路有效并開始處理。當處理到Ｂ點時，第二路接收準備好引起中斷。但此時ＸＩＮＴ已經有效，故不會引起電平變化，中斷響應程序繼續進行，并在Ｃ點退出，此時并沒有處理第二路接收。如果中斷請求是電平 ?Ｌｅｖｅｌ? 敏感，中斷處理退出后還可以再次進入，但這會有相當的系統開銷。若中斷請求是邊沿?ｅｄｇｅ?觸發，那么在Ｃ點退出之后，由于未處理第二路接收，所以中斷請求 ＩＮＴ一直保持電平有效，但不能產生邊沿跳變翻轉，中斷觸發條件永遠不能滿足，系統處于死鎖狀態，從而使兩路數據全部丟失。

對于這一問題，其實質性的解決辦法需要“軟硬兼施”?？梢詫D４ 中ＤＥＩ１０１６的Ｒｘ１ＲＤＹ、Ｒｘ２ＲＤＹ等狀態信號同時送達ＣＰＵ以組成只讀“狀態寄存器”，供ＣＰＵ中斷響應時查詢。

由以上分析可知，對于ＡＲＩＮＣ４２９數據通訊系統，在具體的電路設計及軟件算法中均應考慮收發數據的丟失問題。