基于SOPC的頻譜分析儀設計與研制

3．1．6 平方和加法模塊設計
設計中處理的是16位數據，FFT變換后，要對結果進行求模運算，從而便于將數據在VGA上顯示，設計了硬件乘法器和硬件加法器來節省大量運算所占用的時間，從而提高速度。其設計如圖6所示。

3．2 系統軟件部分的設計
系統軟件流程圖如圖7所示。

(1)系統初始化系統主要指由主控Nios軟核通過12C總線對系統各部分進行初始化，包括A/D、按鍵等的初始化。
(2)數據采集 主要指Nios軟核從音頻輸出接口ADC―DAT讀取數據并作必要的處理。
(3)FFT IP核變換將采集來的數據通過FFT處理后再送入軟核中。
(4)NIOS核處理NIOS核將變換后的數據作以處理，以便于送顯示器顯示。
(5)圖像顯示NIOS核將處理后的最終數據經VGA送顯示器顯示。

4 設計特點
4．1 FFT運算全硬件實現，加快了數字信號處理的速度
設計中實現。FFF運算，涉及了大量的浮點乘法運算，軟件難以實現其快速性和實時性，采用FFT IP Core及硬件乘法器來實現FFT的方法．浮點運算時．直接用FFT IP Core及乘法器實現。因而大大加快了運算的速度。
4．2 定制Avalon總線接口IP、LCD及FFT控制器
在SOPC Builder中提供了方便的向導．幫助設計基于Avalon總線接口的IP Core。根據需要添加了LCD及FFT控制器來完成設計，這正是開放總線接口帶來的好處及優勢。
4．3 實現片上設計．實現高集成度和可靠度
在FPGA內部實現整個控制和信號處理的功能，這是傳統設計方案無法做到的。NIOS作為一款32位高性能處理器可以在FPGA內部進行配置，成功實現了可編程片上設計，同時實現高集成度和可靠度。

5 結語
在分析和掌握NIOS核處理器和頻譜分析儀基礎上。完成儀器硬件和軟件部分的設計。其中FFT運算幾乎全硬件實現，大大加快了數字信號處理的速度；根據需要添加了LCD及FFT控制器來完成設計；實現了片上設計，實現了高集成度和可靠度。