DCT域數字水印算法的FPGA實現
加入技術交流群
4 實驗結果
在整個電路設計過程中，首先進行計算機Matlab仿真，驗證算法的正確性，然后以Xilinx公司的ISE9．1i可編程邏輯器件開發系統作為開發工具，采用可綜合的VHDL語言描述DCT變換設計。使用Xilinx Spartan3 XC3S200完成整個電路設計，Spartan3系列器件嵌有18 bit×18 bit補碼乘法器和大量RAM塊，非常適合DCT變換。在Xilinx公司集成設計環境ISE9．1i下，選用XC3S200-4FT256器件實現綜合和仿真，綜合后最高時鐘頻率達98．592 MHz。并對布局布線后的設計用Mentor Graphics公司的Modelsim SE6．1f進行仿真。表1給出2D-DCT變換時FPGA器件的使用情況。本文引用地址：http://www.104case.com/article/191921.htm
器件的功能引腳示意圖，如圖4所示。其中，xin(7：0)為待轉換的8位數據輸入端，CLK為時鐘信號輸入端，RST為復位端，dct_2d(11： 0)為12位的DCT轉換結果，rdy_out是轉換結果就緒指示。DCT變換的邏輯功能如圖5所示的時序仿真波形。
5 結論
設計和實現一種基于DCT域的數字水印算法。DCT變換算法的實現是該設計中數字水印方案的關鍵算法之一。重點采用FPGA對水印算法DCT變換進行設計和仿真實驗。實驗結果表明該方案利用FPGA實現水印算法比用軟件實現法速度更快，性能更穩定。
評論