基于TMS320C6713和FPGA的數字電源控制模塊設計

1、引言

重離子加速器冷卻儲存環（HIRFL―CSR）是國家“九五”期間重點工程，主要是由主環CSRm和實驗環CSRe組成，可以實現對重離子的同步加速、冷卻和儲存。磁鐵與電源組成加速器的磁場系統，用來產生約束磁場。儲存環電源系統為環二極磁鐵、四極磁鐵、六極磁鐵等提供勵磁電源。CSR電源屬直流穩流電源，但與普通穩流電源完全不同。其主要特點是環二極磁鐵電源和環四極磁鐵電源均為脈沖運行模式。要求電源有很高的電流長期穩定性、極低紋波、極高可靠性和極快速脈沖跟蹤性，且二極磁鐵電源和四極磁鐵電源必須同步運行。為了減少偏轉磁場的離散度，主環與實驗環二極磁鐵電源串聯連接，各有一臺電源供電。

這種電源在構成系統時選用元器件的精度和其溫漂直接影響整體性能指標，普通元器件構成的調節器可能無法滿足其精度要求。為此，我們采用了基于TMS320C6713高速DSP的數字調節器實現方案。

2、數字電源控制模塊的設計

隨著單片機技術的發展和控制理論研究的深入，電源的數字化控制也從比較簡單的MCU加電源芯片的控制結構發展到利用高性能DSP及FPGA進行PWM、通信、監控的全數字化控制結構。本系統主要由TMS320C6713、FPGA1K30、CPLD和模數轉換電路等組成，控制系統框圖如圖1所示。

控制系統中各個模塊單元的功能如下。

2.1 主控處理單元

本設計中采用美國TI公司TMS320C6713數字信號處理芯片，是TI公司生產的一種高速數字信號處理器（DSP），采用先進的超長指令（VLIW）TMS320C67xTMDSP內核，最高時鐘頻率可以達到300MHz，指令周期最小3.3ns；最高運算速度：2400/1800MIPs/MFLOPs。為了加快處理速度，采用2級cache。芯片內部有16通道EDMA控制器，能夠高速處理幾乎所有I/O和存儲器的接口問題，大大地提高芯片吞吐速度。外部總的存儲器空間最大512MB，數據寬度32b，可以支持SBRAM，SDRAM，SARAM，FLASH和EPROM。TMS320C6713與外部I/O接口可以通過FFA構造的I/O端口、HPI口、多通道緩沖（McBSP）口、SPI口、I2C口等幾種主要方式。

系統中DSP主要用來完成數據的采集、控制算法的運算。數字化電源的輸出電流經過A/D轉換后送入DSP，經過DSP控制算法計算，由反饋于給定值決定PWM的脈沖寬度，并將其送至FPGA。