應用于晶體管圖示儀的CPLD控制器設計

連接RAM的控制信號有兩個，即讀寫信號SRAM_OE和片選信號SRAM_WE。連接A／D轉換器的控制信號有4個，即片選信號A／D_CE、寫信號A／D_WR、讀信號A／D_RD和高低字節選擇信號A／D_HEEN。地址計數器和74LS373鎖存器的控制信號也要與上述時序配合。
3．3 控制器的工作過程
控制器輸出端時序圖如圖5所示。單片機先向鎖存器存入一個控制字，設置輸入模擬通道、輸入通道量程、掉電模式和內外時鐘選擇等信息，然后向控制器發出采集指令(Start_A／D變為高電平)。當掃描電壓到來時(圖中TB50 Hz變為高電平)，COUNT100_Y18開始計數并輸出脈沖，通過觸發器在不同時間產生不同寬度的脈沖。COUNT100_Y18的第1～4個脈沖產生A／D轉換器片選信號A／D_CS和74LS373讀信號(圖5波形1)，第2個脈沖產生A／D轉換器寫信號A／D_WR(圖5波形2)，把74LS373的數據寫入MAX197，啟動A／D開始轉換。待轉換結束(第8個脈沖結束轉換)后，COUNT100_Y18的第10H～14H脈沖產生A／D轉換器片選信號A／D_CS和RAM2片選信號SRAM_CE(圖5波形3和5)，第11H～14H脈沖產生A／D轉換器的讀信號A／D_RD(圖5波形7)。第15H脈沖把A／D_HEEN置為高電平，選通數據的高字節，而第17H～1BH脈沖再次產生A／D_CS，SRAM_CE，A／D_RD和SRAM_WE(圖5波形4，6，8和10)，把數據的高4位存入存儲器中。這樣一個數據的采集宣告結束。
當時間達100μs時，重復上述過程，進行下一個數據的采集。當RAM存滿100個字節后，控制器向單片機返回采集結束信號，單片機通過串口將100個字節的數據批量傳遞給上位機。

4 結 語
在設計過程中，首先用VHDL語言編寫COUNT100_Y18和DFFA1～DFFA4等模塊，經Max+PlusⅡ編譯和仿真通過，再連接各模塊形成頂層圖形文件(圖5)。對頂層圖形文件再進行編譯和仿真，通過后將程序下載到芯片中。單片機主要編寫顯示程序、階梯電流驅動程序和串口通信程序，均調試通過。上位機界面用VB語言實現，畫面清晰美觀，控制方便。結論表明，把CPLD技術用于改造傳統晶體管圖示儀，效果是明顯的，儀器性能有很大提高。